MC68HC08AS32 Datasheet, PDF (9/280 Pages) Motorola, Inc – M68HC08 Family of 8-bit microcontroller units (MCUs)

4.4 BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.4.1
Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.4.1.1
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.4.1.2
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.4.2
J1850 Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.4.3
J1850 VPW Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.4.4
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . . . . . . . . . 67
4.4.5
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.5 BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.5.1
Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.5.2
Rx and Tx Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.5.3
Rx and Tx Shadow Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.5.4
Digital Loopback Multiplexer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.5.5
State Machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.5.5.1
4X Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.5.5.2
Receiving a Message in Block Mode . . . . . . . . . . . . . . . . . . . . . . 74
4.5.5.3
Transmitting a Message in Block Mode . . . . . . . . . . . . . . . . . . . . 74
4.5.5.4
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.5.5.5
Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.6
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
BDLC CPU Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
BDLC Analog and Roundtrip Delay Register . . . . . . . . . . . . . . . . . . 77
BDLC Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
BDLC Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
BDLC State Vector Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
BDLC Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
4.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
4.7.1
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
4.7.2
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Section 5. Clock Generator Module (CGM)
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
5.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
5.3.1
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.3.2
Phase-Locked Loop Circuit (PLL). . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.3.2.1
Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.3.2.2
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.3.2.3
Automatic and Manual PLL Bandwidth Modes . . . . . . . . . . . . . . . 93
5.3.2.4
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
5.3.2.5
Special Programming Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . 96
5.3.3
Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5.3.4
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
MC68HC08AS32 — Rev. 4.1
Freescale Semiconductor
Data Sheet
9