MC68HC08AZ16 Datasheet, PDF (516/527 Pages) Motorola, Inc – HCMOS Microcontroller Unit

Index
LVIRST
MORA . . . . . . . . . . . . . . . . . . . . . . . . .126
LVIRST bit ( LVI reset bit) . . . . . . . . . . . . .156
LVIRST bit (LVI reset enable bit). . . . . . . .159
M
M bit (SCI mode (character length) bit) . . 174,
176, 191
mask option
register A (MORA) . . . . . . . . . . . . . . . .126
register B (MORB) . . . . . . . . . . . . . . . .127
mask option register (MOR) . . .152, 154, 157
maximum ratings . . . . . . . . . . . . . . . . . . . .394
MC68HC08AZ0 . . . . . . . . . . . . . . . . . . . . .415
EBI module . . . . . . . . . . . . . . . . . . . . .423
EEPROM security . . . . . . . . . . . . . . . .420
memory map . . . . . . . . . . . . . . . . . . . .421
pin descriptions . . . . . . . . . . . . . . . . . .418
MC68HC08AZ16 . . . . . . . . . . . . . . . . . . . .438
block diagram. . . . . . . . . . . . . . . . . . . .439
memory map . . . . . . . . . . . . . . . . . . . .442
pin assignments . . . . . . . . . . . . . . . . . .440
RAM . . . . . . . . . . . . . . . . . . . . . . . . . . .441
ROM. . . . . . . . . . . . . . . . . . . . . . . . . . .441
MC68HC08AZ24 . . . . . . . . . . . . . . . .444, 450
block diagram. . . . . . . . . . . . . . . .445, 451
memory map . . . . . . . . . . . . . . . .447, 453
pin assignments . . . . . . . . . . . . . .446, 452
RAM . . . . . . . . . . . . . . . . . . . . . . .449, 455
ROM. . . . . . . . . . . . . . . . . . . . . . .449, 455
memory characterisitcs . . . . . . . . . . . . . . .404
memory map
MC68HC08AZ0 . . . . . . . . . . . . . . . . . .421
MC68HC08AZ16 . . . . . . . . . . . . . . . . .442
MC68HC08AZ24 . . . . . . . . . . . . .447, 453
msCAN08. . . . . . . . . . . . . . . . . . . . . . .370
MODE1 bit (IRQ1 edge/level select bit) . 163,
165, 167
MODEK
Keyboard triggering sensitivity bit . . . .319
MODF bit (SPI mode fault bit) . . . . . . . . . .241
monitor commands
IREAD . . . . . . . . . . . . . . . . . . . . . . . . .144
IWRITE . . . . . . . . . . . . . . . . . . . . . . . . 144
READ. . . . . . . . . . . . . . . . . . . . . . . . . . 143
READSP . . . . . . . . . . . . . . . . . . . . . . . 145
RUN. . . . . . . . . . . . . . . . . . . . . . . . . . . 145
WRITE . . . . . . . . . . . . . . . . . . . . . . . . . 143
monitor mode . . . . . . . . . . . . . . . . . . 131, 153
alternate vector addresses . . . . . . . . . 140
baud rate . . . . . . . . . . . . . . . . . . . . . . . 138
commands . . . . . . . . . . . . . . . . . . . . . . 138
echoing . . . . . . . . . . . . . . . . . . . . . . . . 142
EPROM/OTPROM programming . . . . 138
monitor ROM
size . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
MORA
COP disable bit (COPD) . . . . . . . . . . . 127
COP rate select (COPRS) . . . . . . . . . . 127
LVI power enable bit (LVIPWR). . . . . . 126
LVI reset enable bit (LVIRST) . . . . . . . 126
ROM security bit (SEC) . . . . . . . . . . . . 126
short stop recovery bit (SSREC) . . . . . 126
STOP enable bit (STOP) . . . . . . . . . . . 127
MORB
EEPROM security enable bit (EESEC)127
msCAN08
bus timing register 0 (CBTR0) . . . . . . . 380
bus timing register 1 (CBTR1) . . . . . . . 381
clock system . . . . . . . . . . . . . . . . . . . . 367
control register structure . . . . . . . . . . . 376
CPU WAIT mode . . . . . . . . . . . . . . . . . 366
Data length register (DLR). . . . . . . . . . 374
Data segment registers (DSRn) . . . . . 374
external pins . . . . . . . . . . . . . . . . . . . . 350
Identifier Acceptance Control Register (CI-
DAC) . . . . . . . . . . . . . . . . . . . . . 388
identifier acceptance filter . . . . . . . . . . 356
Identifier Acceptance Registers
(CIDAR0-3) . . . . . . . . . . . . . . . . 390
Identifier Mask Registers (CIDMR0-3). 391
identifier registers (IDRn). . . . . . . . . . . 372
internal sleep mode . . . . . . . . . . . . . . . 364
interrupt acknowledge . . . . . . . . . . . . . 361
interrupt vectors. . . . . . . . . . . . . . . . . . 361
interrupts . . . . . . . . . . . . . . . . . . . . . . . 360
MOTOROLA
Index
MC68HC08AZ32
515