XC3S100E Datasheet, PDF (188/193 Pages) Xilinx, Inc – DC and Switching Characteristics

R
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
3
IO_L14N_3
3
IO_L14P_3
3
IO_L15N_3
3
IO_L15P_3
3
IO_L16N_3
3
IO_L16P_3
3
IO_L17N_3
3
IO_L17P_3
3
IO_L18N_3/LHCLK1
3
IO_L18P_3/LHCLK0
3
IO_L19N_3/LHCLK3/IRDY2
3
IO_L19P_3/LHCLK2
3
IO_L20N_3/LHCLK5
3
IO_L20P_3/LHCLK4/TRDY2
3
IO_L21N_3/LHCLK7
3
IO_L21P_3/LHCLK6
3
IO_L22N_3
3
IO_L22P_3
3
IO_L23N_3
3
IO_L23P_3
3
IO_L24N_3/VREF_3
3
IO_L24P_3
3
IO_L25N_3
3
IO_L25P_3
3
IO_L26N_3
3
IO_L26P_3
3
IO_L27N_3
3
IO_L27P_3
3
IO_L28N_3
3
IO_L28P_3
3
IO_L29N_3
3
IO_L29P_3
3
IO_L30N_3
3
IO_L30P_3
3
IO_L31N_3
FG484
Ball
J8
K8
K4
K5
K1
L1
L7
K7
L5
M5
M8
L8
N1
M1
M4
M3
N6
N7
P8
N8
N4
N5
P2
P1
R7
P7
P6
P5
R2
R1
R3
R4
T6
R6
U2
Type
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
Pinout Descriptions
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
3
IO_L31P_3
3
IO_L32N_3
3
IO_L32P_3
3
IO_L33N_3
3
IO_L33P_3
3
IO_L34N_3
3
IO_L34P_3
3
IO_L35N_3
3
IO_L35P_3
3
IO_L36N_3/VREF_3
3
IO_L36P_3
3
IO_L37N_3
3
IO_L37P_3
3
IO_L38N_3
3
IO_L38P_3
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP/VREF_3
3
IP/VREF_3
3
VCCO_3
3
VCCO_3
FG484
Ball
U1
T4
T5
W1
V1
U4
U3
V4
V3
W3
W2
Y2
Y1
AA1
AA2
F2
F5
G3
H7
J7
K2
K6
M2
M6
N3
P3
R8
T1
T7
U5
W4
L3
T3
E2
H6
Type
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
VREF
VCCO
VCCO
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
67
Advance Product Specification