XC3S100E Datasheet, PDF (187/193 Pages) Xilinx, Inc – DC and Switching Characteristics

Pinout Descriptions
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
2
IO_L32N_2
2
IO_L32P_2
2
IO_L33N_2
2
IO_L33P_2
2
IO_L35N_2/A22
2
IO_L35P_2/A23
2
IO_L36N_2
2
IO_L36P_2
2
IO_L38N_2/A20
2
IO_L38P_2/A21
2
IO_L39N_2/VS1/A18
2
IO_L39P_2/VS2/A19
2
IO_L40N_2/CCLK
2
IO_L40P_2/VS0/A17
2
IP
2
IP
2
IP_L02N_2
2
IP_L02P_2
2
IP_L05N_2
2
IP_L05P_2
2
IP_L08N_2
2
IP_L08P_2
2
IP_L15N_2
2
IP_L15P_2
2
IP_L18N_2/VREF_2
2
IP_L18P_2
2
IP_L21N_2/M2/GCLK1
2
IP_L21P_2/RDWR_B/
GCLK0
2
IP_L24N_2
2
IP_L24P_2
2
IP_L31N_2/VREF_2
2
IP_L31P_2
2
IP_L34N_2
2
IP_L34P_2
FG484
Ball
W15
Y15
U16
V16
AB17
AA17
W17
Y17
Y18
W18
AA20
AB20
W19
Y19
V17
AB2
AA4
Y4
Y6
AA6
AB7
AB6
Y10
W10
AA11
Y11
P12
R12
R13
T13
T15
U15
Y16
W16
Type
I/O
I/O
I/O
I/O
DUAL
DUAL
I/O
I/O
DUAL
DUAL
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
INPUT
DUAL/
GCLK
DUAL/
GCLK
INPUT
INPUT
VREF
INPUT
INPUT
INPUT
R
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
2
IP_L37N_2
2
IP_L37P_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
3
IO_L01N_3
3
IO_L01P_3
3
IO_L02N_3/VREF_3
3
IO_L02P_3
3
IO_L03N_3
3
IO_L03P_3
3
IO_L04N_3
3
IO_L04P_3
3
IO_L05N_3
3
IO_L05P_3
3
IO_L06N_3
3
IO_L06P_3
3
IO_L07N_3
3
IO_L07P_3
3
IO_L08N_3/VREF_3
3
IO_L08P_3
3
IO_L09N_3
3
IO_L09P_3
3
IO_L10N_3
3
IO_L10P_3
3
IO_L11N_3
3
IO_L11P_3
3
IO_L12N_3
3
IO_L12P_3
3
IO_L13N_3/VREF_3
3
IO_L13P_3
FG484
Ball
AA19
AB19
T12
U9
V15
AA5
AA9
AA13
AA18
C1
C2
D2
D3
E3
E4
E1
D1
F4
F3
G5
G4
F1
G1
G6
G7
H4
H5
H2
H3
H1
J1
J6
J5
J3
K3
Type
INPUT
INPUT
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
66
www.xilinx.com
DS312-4 (v1.1) March 21, 2005
Advance Product Specification