XC3S100E Datasheet, PDF (168/193 Pages) Xilinx, Inc – DC and Switching Characteristics

R
Pinout Descriptions
Table 24: FG320 Package Pinout (Continued)
Bank
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
XC3S500E Pin Name
IO_L13N_3/LHCLK5
IO_L13P_3/LHCLK4/
TRDY2
IO_L14N_3/LHCLK7
IO_L14P_3/LHCLK6
IO_L15N_3
IO_L15P_3
IO_L16N_3
IO_L16P_3
IO_L17N_3/VREF_3
IO_L17P_3
IO_L18N_3
IO_L18P_3
IO_L19N_3
IO_L19P_3
IO_L20N_3
IO_L20P_3
IO_L21N_3
IO_L21P_3
N.C. ( )
XC3S1200E Pin Name
IO_L13N_3/LHCLK5
IO_L13P_3/LHCLK4/
TRDY2
IO_L14N_3/LHCLK7
IO_L14P_3/LHCLK6
IO_L15N_3
IO_L15P_3
IO_L16N_3
IO_L16P_3
IO_L17N_3/VREF_3
IO_L17P_3
IO_L18N_3
IO_L18P_3
IO_L19N_3
IO_L19P_3
IO_L20N_3
IO_L20P_3
IO_L21N_3
IO_L21P_3
IO_L22N_3
XC3S1600E Pin Name
IO_L13N_3/LHCLK5
IO_L13P_3/LHCLK4/
TRDY2
IO_L14N_3/LHCLK7
IO_L14P_3/LHCLK6
IO_L15N_3
IO_L15P_3
IO_L16N_3
IO_L16P_3
IO_L17N_3/VREF_3
IO_L17P_3
IO_L18N_3
IO_L18P_3
IO_L19N_3
IO_L19P_3
IO_L20N_3
IO_L20P_3
IO_L21N_3
IO_L21P_3
IO_L22N_3
3
N.C. ( )
IO_L22P_3
IO_L22P_3
3
IO_L23N_3
3
IO_L23P_3
3
IO_L24N_3
3
IO_L24P_3
3
IP
3
IO
IO_L23N_3
IO_L23P_3
IO_L24N_3
IO_L24P_3
IP
IP
IO_L23N_3
IO_L23P_3
IO_L24N_3
IO_L24P_3
IP
IP
3
IP
3
IP
3
IP
3
IP
IP
IP
IP
IP
IP
IP
IP
IP
FG320
Ball
K4
K3
Type
LHCLK
LHCLK
K5
LHCLK
K6
LHCLK
L2
I/O
L1
I/O
L4
I/O
L3
I/O
L5
VREF
L6
I/O
M3
I/O
M4
I/O
M6
I/O
M5
I/O
N5
I/O
N4
I/O
P1
I/O
P2
I/O
P4
500E: N.C.
1200E: I/O
1600E: I/O
P3
500E: N.C.
1200E: I/O
1600E: I/O
R2
I/O
R3
I/O
T1
I/O
T2
I/O
D3
INPUT
F4
500E: I/O
1200E: INPUT
1600E: INPUT
F5
INPUT
G1
INPUT
J7
INPUT
K2
INPUT
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
47
Advance Product Specification