XC3S100E Datasheet, PDF (184/193 Pages) Xilinx, Inc – DC and Switching Characteristics

R
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
0
IO_L33P_0
0
IO_L35N_0
0
IO_L35P_0
0
IO_L36N_0
0
IO_L36P_0
0
IO_L38N_0/VREF_0
0
IO_L38P_0
0
IO_L39N_0
0
IO_L39P_0
0
IO_L40N_0/HSWAP
0
IO_L40P_0
0
IP
0
IP
0
IP_L02N_0
0
IP_L02P_0
0
IP_L05N_0
0
IP_L05P_0
0
IP_L08N_0
0
IP_L08P_0
0
IP_L14N_0
0
IP_L14P_0
0
IP_L17N_0
0
IP_L17P_0
0
IP_L20N_0/GCLK9
0
IP_L20P_0/GCLK8
0
IP_L23N_0
0
IP_L23P_0
0
IP_L26N_0
0
IP_L26P_0
0
IP_L31N_0
0
IP_L31P_0
0
IP_L34N_0
0
IP_L34P_0
0
IP_L37N_0
0
IP_L37P_0
FG484
Ball
A7
A4
A5
E7
D7
D6
D5
B4
B3
D4
C4
B19
E6
D17
D18
C17
B17
E15
D15
D13
C13
A12
A13
H11
H12
F10
F11
G9
G10
C8
D8
C7
C6
A3
A2
Type
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
DUAL
I/O
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
GCLK
GCLK
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
Pinout Descriptions
Table 31: FG484 Package Pinout
Bank
XC3S1600E
Pin Name
0
VCCO_0
0
VCCO_0
0
VCCO_0
0
VCCO_0
0
VCCO_0
0
VCCO_0
0
VCCO_0
1
IO_L01N_1/A15
1
IO_L01P_1/A16
1
IO_L02N_1/A13
1
IO_L02P_1/A14
1
IO_L03N_1/VREF_1
1
IO_L03P_1
1
IO_L04N_1
1
IO_L04P_1
1
IO_L05N_1
1
IO_L05P_1
1
IO_L06N_1
1
IO_L06P_1
1
IO_L07N_1/VREF_1
1
IO_L07P_1
1
IO_L08N_1
1
IO_L08P_1
1
IO_L09N_1
1
IO_L09P_1
1
IO_L10N_1
1
IO_L10P_1
1
IO_L11N_1
1
IO_L11P_1
1
IO_L12N_1/VREF_1
1
IO_L12P_1
1
IO_L13N_1
1
IO_L13P_1
1
IO_L14N_1
1
IO_L14P_1
FG484
Ball
B5
B10
B14
B18
E8
F14
G11
Y22
AA22
W21
Y21
W20
V20
U19
V19
V22
W22
T19
T18
U20
U21
T22
U22
R19
R18
R16
T16
R21
R20
P18
P17
P22
R22
P15
P16
Type
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
DUAL
DUAL
DUAL
DUAL
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
63
Advance Product Specification