XC3S100E Datasheet, PDF (176/193 Pages) Xilinx, Inc – DC and Switching Characteristics

R
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
1
IO_L19N_1/A0
1
IO_L19P_1
1
IO_L20N_1
1
IO_L20P_1
1
IO_L21N_1
1
IO_L21P_1
1
IO_L22N_1
1
IO_L22P_1
1
IO_L23N_1
1
IO_L23P_1
1
IO_L24N_1/VREF_1
1
IO_L24P_1
1
IO_L25N_1
1
IO_L25P_1
1
IO_L26N_1
1
IO_L26P_1
1
IO_L27N_1
1
IO_L27P_1
1
IO_L28N_1
1
IO_L28P_1
1
IO_L29N_1/LDC0
1
IO_L29P_1/HDC
1
IO_L30N_1/LDC2
1
IO_L30P_1/LDC1
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
1
IP
FG400
Ball
J13
J14
J17
J18
H19
J19
H15
H16
H18
H17
H20
G20
G16
F16
F19
F20
F18
F17
D20
E20
D18
E18
C19
C20
B20
G15
G18
H14
J15
L18
M20
N14
N20
P15
Type
DUAL
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DUAL
DUAL
DUAL
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
Pinout Descriptions
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
1
IP
1
IP
1
IP/VREF_1
1
IP/VREF_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
1
VCCO_1
2
IO
2
IO
2
IO
2
IO
2
IO
2
IO
2
IO
2
IO
2
IO/D5
2
IO/M1
2
IO/VREF_2
2
IO/VREF_2
2
IO_L01N_2/INIT_B
2
IO_L01P_2/CSO_B
2
IO_L03N_2/MOSI/CSI_B
2
IO_L03P_2/DOUT/BUSY
2
IO_L04N_2
2
IO_L04P_2
2
IO_L06N_2
2
IO_L06P_2
2
IO_L07N_2
2
IO_L07P_2
2
IO_L09N_2/VREF_2
2
IO_L09P_2
FG400
Ball
R16
R19
E19
K18
D19
G17
K15
K19
N17
T19
P8
P13
R9
R13
W15
Y5
Y7
Y13
N11
T11
Y3
Y17
V4
U4
V5
U5
Y4
W4
T6
T5
U7
V7
R7
T7
Type
INPUT
INPUT
VREF
VREF
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DUAL
DUAL
VREF
VREF
DUAL
DUAL
DUAL
DUAL
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
55
Advance Product Specification