XC3S100E Datasheet, PDF (177/193 Pages) Xilinx, Inc – DC and Switching Characteristics

Pinout Descriptions
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
2
IO_L10N_2
2
IO_L10P_2
2
IO_L12N_2
2
IO_L12P_2
2
IO_L13N_2
2
IO_L13P_2
2
IO_L15N_2/D6/GCLK13
2
IO_L15P_2/D7/GCLK12
2
IO_L16N_2/D3/GCLK15
2
IO_L16P_2/D4/GCLK14
2
IO_L18N_2/D1/GCLK3
2
IO_L18P_2/D2/GCLK2
2
IO_L19N_2/DIN/D0
2
IO_L19P_2/M0
2
IO_L21N_2
2
IO_L21P_2
2
IO_L22N_2/VREF_2
2
IO_L22P_2
2
IO_L24N_2
2
IO_L24P_2
2
IO_L25N_2
2
IO_L25P_2
2
IO_L27N_2/A22
2
IO_L27P_2/A23
2
IO_L28N_2
2
IO_L28P_2
2
IO_L30N_2/A20
2
IO_L30P_2/A21
2
IO_L31N_2/VS1/A18
2
IO_L31P_2/VS2/A19
2
IO_L32N_2/CCLK
FG400
Ball
V8
W8
U9
V9
Y8
Y9
W10
W9
P10
R10
V11
V10
Y12
Y11
U12
V12
W12
W13
U13
V13
P14
R14
Y14
Y15
T15
U15
V16
U16
Y18
W18
W19
Type
I/O
I/O
I/O
I/O
I/O
I/O
DUAL/
GCLK
DUAL/
GCLK
DUAL/
GCLK
DUAL/
GCLK
DUAL/
GCLK
DUAL/
GCLK
DUAL
DUAL
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
DUAL
DUAL
I/O
I/O
DUAL
DUAL
DUAL
DUAL
DUAL
R
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
2
IO_L32P_2/VS0/A17
2
IP
2
IP
2
IP_L02N_2
2
IP_L02P_2
2
IP_L05N_2
2
IP_L05P_2
2
IP_L08N_2
2
IP_L08P_2
2
IP_L11N_2
2
IP_L11P_2
2
IP_L14N_2/VREF_2
2
IP_L14P_2
2
IP_L17N_2/M2/GCLK1
2
IP_L17P_2/RDWR_B/
GCLK0
2
IP_L20N_2
2
IP_L20P_2
2
IP_L23N_2/VREF_2
2
IP_L23P_2
2
IP_L26N_2
2
IP_L26P_2
2
IP_L29N_2
2
IP_L29P_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
2
VCCO_2
3
IO_L01N_3
3
IO_L01P_3
3
IO_L02N_3/VREF_3
3
IO_L02P_3
FG400
Ball
Y19
T16
W3
Y2
W2
V6
U6
Y6
W6
R8
T8
T10
T9
P12
P11
T12
R12
T13
T14
V14
V15
W16
Y16
R11
U8
U14
W5
W11
W17
D2
D3
E3
E4
Type
DUAL
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
INPUT
DUAL/
GCLK
DUAL/
GCLK
INPUT
INPUT
VREF
INPUT
INPUT
INPUT
INPUT
INPUT
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
I/O
VREF
I/O
56
www.xilinx.com
DS312-4 (v1.1) March 21, 2005
Advance Product Specification