XC3S100E Datasheet, PDF (178/193 Pages) Xilinx, Inc – DC and Switching Characteristics

R
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
3
IO_L03N_3
3
IO_L03P_3
3
IO_L04N_3
3
IO_L04P_3
3
IO_L05N_3
3
IO_L05P_3
3
IO_L06N_3
3
IO_L06P_3
3
IO_L07N_3
3
IO_L07P_3
3
IO_L08N_3
3
IO_L08P_3
3
IO_L09N_3/VREF_3
3
IO_L09P_3
3
IO_L10N_3
3
IO_L10P_3
3
IO_L11N_3
3
IO_L11P_3
3
IO_L12N_3
3
IO_L12P_3
3
IO_L13N_3
3
IO_L13P_3
3
IO_L14N_3/LHCLK1
3
IO_L14P_3/LHCLK0
3
IO_L15N_3/LHCLK3/IRDY2
3
IO_L15P_3/LHCLK2
3
IO_L16N_3/LHCLK5
3
IO_L16P_3/LHCLK4/TRDY2
3
IO_L17N_3/LHCLK7
3
IO_L17P_3/LHCLK6
3
IO_L18N_3
3
IO_L18P_3
3
IO_L19N_3
3
IO_L19P_3
FG400
Ball
C1
B1
E1
D1
F3
F4
F1
F2
G4
G3
G5
H5
H3
H2
H7
H6
J4
J3
J1
J2
J6
K6
K2
K3
L7
K7
L1
M1
L3
M3
M7
M8
M4
M5
Type
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
LHCLK
I/O
I/O
I/O
I/O
Pinout Descriptions
Table 29: FG400 Package Pinout
Bank
XC3S1200E
XC3S1600E
Pin Name
3
IO_L20N_3/VREF_3
3
IO_L20P_3
3
IO_L21N_3
3
IO_L21P_3
3
IO_L22N_3
3
IO_L22P_3
3
IO_L23N_3
3
IO_L23P_3
3
IO_L24N_3
3
IO_L24P_3
3
IO_L25N_3
3
IO_L25P_3
3
IO_L26N_3
3
IO_L26P_3
3
IO_L27N_3
3
IO_L27P_3
3
IO_L28N_3/VREF_3
3
IO_L28P_3
3
IO_L29N_3
3
IO_L29P_3
3
IO_L30N_3
3
IO_L30P_3
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
3
IP
FG400
Ball
N6
M6
N2
N1
P7
N7
N4
N3
R1
P1
R5
P5
T2
R2
R4
R3
T1
U1
T3
U3
V1
V2
F5
G1
G6
H1
J5
L5
L8
M2
N5
P3
T4
W1
Type
VREF
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
VREF
I/O
I/O
I/O
I/O
I/O
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
DS312-4 (v1.1) March 21, 2005
www.xilinx.com
57
Advance Product Specification