UPD78F9500MA-CAC-A Datasheet, PDF (45/342 Pages) Renesas Technology Corp – 8-Bit Single-Chip Microcontrollers

<R>
CHAPTER 3 CPU ARCHITECTURE
Table 3-3. Special Function Registers (3/3)
Address Symbol
Bit No.
R/W
7
6
5
4
3
2
1
0
FFA0H PFCMD REG7 REG6 REG5 REG4 REG3 REG2 REG1 REG0 W
FFA1H PFS
0
0
0
0
0 WEPR VCE FPR R/W
ERR RR ERR
FFA2H FLPMC
0 PRSEL PRSEL PRSEL PRSEL PRSEL 0 FLSPM
F4
F3
F2
F1
F0
FFA3H FLCMD
0
0
0
0
0
FLCM FLCM FLCMD
D2
D1
0
FFA4H FLAPL FLA FLA FLA FLA FLA FLA FLA FLA
P7
P6
P5
P4
P3
P2
P1
P0
FFA5H FLAPH
0
0
0
0
FLA FLA FLA FLA
P11 P10
P9
P8
FFA6H FLAPHC 0
0
0
0
FLAP FLAP FLAP FLAP
C11 C10
C9
C8
FFA7H FLAPLC FLAP
C7
FLAP
C6
FLAP
C5
FLAP
C4
FLAP
C3
FLAP
C2
FLAP
C1
FLAP
C0
FFA8H FLW
FLW7 FLW6 FLW5 FLW4 FLW3 FLW2 FLW1 FLW0
FFA9H to −
FFDFH
−
−
−
−
−
−
−
−
−
FFE0H IF0
<ADIF> <TMIF <TMIF <TMIF <PIF1> <PIF0> <LVIIF> 0
Note 1
010> 000>
H1>
Note 1
Note 1
R/W
Number of Bits
Manipulated
Simultaneously
After
Reset
1
8
16
−
√
− Undefined 239
√
√
− 00H
239
−
√
− Undefined 238
√
√
− 00H
241
√
√
− 00H
242
√
√
−
√
√
− 00H
242
√
√
−
−
√
− 00H
243
−
−
−
−
−
√
√
− 00H
179
FFE1H to −
FFE3H
−
−
−
−
−
−
−
−
−
−
−
−
−
−
FFE4H MK0
<ADM <TMM <TMM <TMM <PMK <PMK <LVI
1
R/W √
√
− FFH
180
K> K010> K000> KH1> 1>
Note 1
Note 1
Note 1
0>
MK>
FFE5H to −
−
FFEBH
FFECH INTM0
0
FFEDH
−
−
to FFF2H
FFF3H PPCC
0
FFF4H OSTS
0
Note 1
−
−
−
−
−
−
−
−
−
−
−
−
−
0
ES11 ES10 ES01 ES00
0
−
−
−
−
−
−
0
R/W −
√
− 00H
180
−
−
−
−
−
−
−
0
0
0
0
0 PPCC1 PPCC0 R/W √
√
− 02H
76
0
0
0
0
0 OSTS1 OSTS0
−
√
− Undefined 78, 188
Note 2
FFF5H to −
FFFAH
−
−
−
−
−
−
−
−
−
−
−
−
−
−
FFFBH PCC
0
0
0
0
0
0
PCC1
0
R/W √
√
− 02H
76
Notes 1. μPD78F920x only
2. The oscillation stabilization time that elapses after release of reset is selected by the option byte. For
details, refer to CHAPTER 15 OPTION BYTE.
Remark For a bit name enclosed in angle brackets (<>), the bit name is defined as a reserved word in the RA78K0S,
and is defined as an sfr variable using the #pragma sfr directive in the CC78K0S.
User’s Manual U18172EJ3V0UD
43