MC68HC08AS32A Datasheet, PDF (9/296 Pages) Motorola, Inc – Microcontrollers

Freescale Semiconductor, Inc.
Table of Contents
4.3.1.5
4.3.1.6
4.3.1.7
BDLC Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Digital Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Analog Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.4 BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.4.1
Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
4.4.1.1
Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
4.4.1.2
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.4.2
J1850 Frame Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.4.3
J1850 VPW Symbols . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.4.4
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . . . . . . . . . 75
4.4.5
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
4.5 BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.5.1
Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.5.2
Rx and Tx Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.5.3
Rx and Tx Shadow Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
4.5.4
Digital Loopback Multiplexer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
4.5.5
State Machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
4.5.5.1
4X Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
4.5.5.2
Receiving a Message in Block Mode . . . . . . . . . . . . . . . . . . . . . . 82
4.5.5.3
Transmitting a Message in Block Mode . . . . . . . . . . . . . . . . . . . . 82
4.5.5.4
J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
4.5.5.5
Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
4.6
4.6.1
4.6.2
4.6.3
4.6.4
4.6.5
BDLC CPU Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
BDLC Analog and Roundtrip Delay Register . . . . . . . . . . . . . . . . . . 84
BDLC Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
BDLC Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
BDLC State Vector Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
BDLC Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
4.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
4.7.1
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
4.7.2
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Section 5. Clock Generator Module (CGM)
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.3.1
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
5.3.2
Phase-Locked Loop Circuit (PLL). . . . . . . . . . . . . . . . . . . . . . . . . . . 99
5.3.2.1
Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
5.3.2.2
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . . . . . . 101
5.3.2.3
Automatic and Manual PLL Bandwidth Modes . . . . . . . . . . . . . . 101
5.3.2.4
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.3.2.5
Special Programming Exceptions . . . . . . . . . . . . . . . . . . . . . . . . 104
5.3.3
Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.3.4
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
MC68HC08AS32A — Rev. 1
MOTOROLA
Table of Contents
For More Information On This Product,
Go to: www.freescale.com
Data Sheet
9