AMD-K6-2E Datasheet, PDF (332/332 Pages) Advanced Micro Devices – AMD-K6™-2E Embedded Processor

AMD-K6™-2E Processor Data Sheet
Preliminary Information
22529B/0—January 2000
Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
case. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285, 288
case-to-ambient . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
extended rating for low-power devices . . . . . . . . . . . . . . 285
Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
boundary-scan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
built-in self-test (BIST). . . . . . . . . . . . . . . . . . . . . . . . . . . 227
clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
L1 cache inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
-logic-reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
mode select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
register 12 (TR12). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
switching characteristics of signals. . . . . . . . . . . . . . . . . 280
test access port (TAP). . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
three-state test mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
Test Access Port (TAP)
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
EXTEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
HIGHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
SAMPLE/PRELOAD. . . . . . . . . . . . . . . . . . . . . . . . . . . 236
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
boundary-scan (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 231
bypass (BR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
device identification (DIR) . . . . . . . . . . . . . . . . . . . . . 234
instruction register (IR) . . . . . . . . . . . . . . . . . . . . . . . . 231
signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
states
capture-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
capture-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
shift-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
shift-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
state machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236–237
test-logic-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
update-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Test Signal
timing at 25 MHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
Thermal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .286, 295–296
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
extended temperature rating. . . . . . . . . . . . . . . . . . . . . . 285
heat dissipation path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
heatsink sample data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
layout and airflow consideration. . . . . . . . . . . . . . . . . . . 295
measuring case temperature . . . . . . . . . . . . . . . . . . . . . . 288
model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
Third-Party Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iv
Three-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . 42, 250
Timing Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . .133, 139–177
waveform definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
TLB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
TR12 . . . . . . . . . . . . . . . . . . . . . . . . . 40, 42, 182, 188, 195, 239
Transition. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
from protected mode to real mode . . . . . . . . . . . . . . . . . 176
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . . 185
314
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125, 280, 284
TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40, 42, 182, 249–250
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48, 54–55, 244
Typical and Maximum Power Dissipation . . . . . . . . . 258–259
low-power devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
standard-power devices . . . . . . . . . . . . . . . . . . . . . . . . . . 260
U
UC/WC Cacheability Control Register (UWCCR)40, 45, 180,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182, 191, 208
Uncacheable Memory . . . . . . . . . . . . . . . . . . . . . . 45, 206–207
UWCCR. . . . . . . . . . . . . . . . . . . . . . 40, 45, 180, 182, 191, 208
V
Valid
delay, float, setup, and hold timings . . . . . . . . . . . . . . . 269
masks and range sizes . . . . . . . . . . . . . . . . . . . . . . . . . . 210
ordering part number combinations . . . . . . . . . . . . . . . 306
VCC2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
VCC2H/L#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
VCC3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Voltage . . . . . . . . . . . . . . . . . . . . 126–127, 134, 254, 256, 264
dual . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
W
W/R# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Waveform Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
WB/WT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
WBINVD Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
WC/UC Memory Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
WCDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
WHCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40, 44, 182, 196
Write
handling control register (WHCR). . . . . . . 40, 44, 182, 196
to a cacheable page . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
to a sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193, 197
Write Allocate . . . . . . . . . . . . . . . . . . . . . . . 187, 192–193, 196
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
enable limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
logic mechanisms and conditions . . . . . . . . . . . . . . . . . . 196
Write Merge Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
EWBE# Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
memory type range registers (MTRR) . . . . . . . . . . . . . . 207
Write/Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
Writeback . . . 97, 99–100, 111, 117, 122, 129, 132, 144–145,
. . . . . . . . . . . . . . . . . . . . . . . . 170, 185, 191, 198, 204
burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8, 12
cycles. 86, 88–89, 102, 105, 129, 144, 152, 156, 158, 160,
. . . . . . . . . . . . . . . . 162, 166, 188–189, 240, 248, 251
or writethrough . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
Write-Combining Memory. . . . . . . . . . . . . . . . . . . 45, 206–207
Writethrough and Writeback Coherency States . . . . . . . . 204
Index