AMD-K6-2E Datasheet, PDF (330/332 Pages) Advanced Micro Devices – AMD-K6™-2E Embedded Processor

AMD-K6™-2E Processor Data Sheet
Preliminary Information
22529B/0—January 2000
Prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . 16, 197
software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
Processor
heat dissipation path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
state observability register (PSOR) . . . . . . . . . 40, 45, 182
PSOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40, 45, 182
PWT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117, 188
R
Read and Write
basic I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
misaligned I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Reads, Burst Reads and Pipelined Burst . . . . . . . . . . . . . . 142
Register X and Y
functional units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
pipelines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10, 23, 44, 216
3DNow!™ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23, 31
boundary-scan (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
bypass (BR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
control 0 (CR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
control 1 (CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
control 2 (CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
control 3 (CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
control 4 (CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
data types, floating-point . . . . . . . . . . . . . . . . . . . . . . . . . . 30
debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37, 241
descriptors and gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
device identification (DIR) . . . . . . . . . . . . . . . . . . . . . . . 234
DR3–DR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
DR5–DR4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
DR6. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
DR7. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
EAX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
EFLAGS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
extended feature enable (EFER) . . . . . . . . . . . . . . . . . . . 43
floating-point. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
general-purpose. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
machine-check address (MCAR) . . . . . . . . . . . . . . . . . . . . 41
machine-check type (MCTR) . . . . . . . . . . . . . . . . . . . . . . . 41
memory management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
memory type range (MTRR) . . . . . . . . . . . . . . . . . . . . . . . 45
MMX technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23, 31
model-specific (MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
packed decimal data. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
PFIR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
precision real data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
PSOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
SYSCALL/SYSRET target address (STAR) . . . . . . . . . . . 44
System Management Mode (SMM) initial state . . . . . . 219
test (TR12). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
test access port (TAP). . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
TR12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
UC/WC cacheability control (UWCCR) . . . . . . . . . . . . . . 45
write handling control (WHCR) . . . . . . . . . . . . . . . . . . . . 44
X and Y . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18–19
Regulator, Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
RESET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118, 180
and configuration signals for 100-MHz bus operation . 278
and configuration signals for 66-MHz bus operation . . 279
and test signal timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
signals sampled during . . . . . . . . . . . . . . . . . . . . . . . . . . 179
state of processor after . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Reset and Configuration Timing . . . . . . . . . . . . . . . . . . . . 283
Return Address Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
RISC86® Microarchitecture . . . . . . . . . . . . . . . . . . . . . . . . . . 8
RSM Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222, 225
RSVD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
S
SAMPLE/PRELOAD Instruction . . . . . . . . . . . . . . . . . . . . 236
Sampled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Scheduler/Instruction Control Unit . . . . . . . . . . . . . . . . 10, 17
SCYC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Sector, Write to a . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193, 197
Segment
descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26, 52–54
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
task state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Shift-DR state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Shift-IR state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Shutdown Cycle . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Signals
A[31:3]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
A20M# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86, 218
ADS# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
ADSC#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
AHOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89, 249
AP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
APCHK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
BE[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
BF[2:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93, 252
BOFF# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94, 162, 249
BRDY#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95, 224, 249–250
BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
BREQ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
CACHE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97, 189
cache-related . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
CLK . . . . . . . . . . . . . . . . . . . . . . 97, 247, 250, 252, 267–268
D/C#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
D[63:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
DP[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
EADS#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101, 251
EWBE# . . . . . . . . . . . . . . . . . . . . . . . . . . . 102, 205, 249–250
FERR#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103, 216
FLUSH# . . . . . . . . . 104, 132, 179, 200, 226, 228, 249–251
HIT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105, 251
HITM# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105, 251
HLDA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
HOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107, 249
IGNNE#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108, 216
INIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109, 218, 249–250
INTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110, 249–250
INV . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
KEN# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
LOCK#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
312
Index