C509-L_97 Datasheet, PDF (290/290 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C509-L
TF2 . . . . . . . . . . . . . . . . . . 3-24, 6-35, 7-14
TH0 . . . . . . . . . . . . . . . . . . 3-22, 3-23, 6-23
TH1 . . . . . . . . . . . . . . . . . . 3-22, 3-23, 6-23
TH2 . . . . . . . . . . . . . . . . . . 3-21, 3-25, 6-35
TI0 . . . . . . . . . . . . . . . . . . . 3-23, 6-84, 7-12
TI1 . . . . . . . . . . . . . . . . . . . 3-23, 6-91, 7-12
Timer/counter
Compare timers . . . . . . . . . . 6-39 to 6-42
Operating modes . . . . . . . 6-42 to 6-43
Registers . . . . . . . . . . . . . 6-39 to 6-41
Timer/counter 0 and 1 . . . . . 6-19 to 6-27
Mode 0, 13-bit timer/counter . . . . 6-24
Mode 1, 16-bit timer/counter . . . . 6-25
Mode 2, 8-bit rel. timer/counter . . 6-26
Mode 3, two 8-bit timer/counter . . 6-27
Registers . . . . . . . . . . . . . 6-20 to 6-23
Timer/counter 2 . . . . . . . . . . 6-33 to 6-38
Block diagram . . . . . . . . . . . . . . . 6-36
Capture mode . . . . . . . . . 6-53 to 6-54
Compare mode . . . . . . . . 6-50 to 6-52
Concurrent compare mode 6-55 to 6-56
Event counter mode . . . . . . . . . . . 6-37
Gated timer mode . . . . . . . . . . . . 6-37
Registers . . . . . . . . . . . . . 6-33 to 6-35
Reload mode . . . . . . . . . . . . . . . . 6-37
TL0 . . . . . . . . . . . . . . . . . . 3-22, 3-23, 6-23
TL1 . . . . . . . . . . . . . . . . . . 3-22, 3-23, 6-23
TL2 . . . . . . . . . . . . . . . . . . 3-21, 3-25, 6-35
TMOD . . . . . . . . . . . . . . . . 3-22, 3-23, 6-21
TR0 . . . . . . . . . . . . . . . . . . . . . . 3-23, 6-20
TR1 . . . . . . . . . . . . . . . . . . . . . . 3-23, 6-20
TxD0 . . . . . . . . . . . . . . . . . . . . . 3-24, 6-82
TxD1 . . . . . . . . . . . . . . . . . . . . . 3-27, 6-90
W
Watchdog timer . . . . . . . . . . . . . . 8-1 to 8-5
Behaviour in chipmodes . . . . . . . . . 3-16
Block diagram . . . . . . . . . . . . . . . . . . 8-1
Control flags . . . . . . . . . . . . . . . . . . . 8-3
Input clock selection . . . . . . . . . . . . . 8-2
Refreshing of the WDT . . . . . . . . . . . 8-5
Reset operation . . . . . . . . . . . . . . . . . 8-5
Starting of the WDT . . . . . . . . . . . . . . 8-4
Time-out periods . . . . . . . . . . . . . . . . 8-2
WDT . . . . . . . . . . . . . . . . . . . . . . 3-24, 8-3
WDTH . . . . . . . . . . . . . . . . . 3-21, 3-23, 8-1
WDTL . . . . . . . . . . . . . . . . . 3-21, 3-23, 8-1
WDTP . . . . . . . . . . . . . . . . . . . . . 3-24, 8-2
WDTREL . . . . . . . . . . . . . . 3-21, 3-23, 8-2
WDTS . . . . . . . . . . . . . . . . . . . . . 3-24, 8-3
WPSEL . . . . . . . . . . . . . . . . . . . . 3-23, 8-2
WR . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
X
XMAP0 . . . . . . . . . . . . . . . . . . . 3-24, 4-10
XMAP1 . . . . . . . . . . . . . . . . . . . 3-24, 4-10
XPAGE . . . . . . . . . . . . . . . 3-19, 3-23, 4-12
XRAM operation . . . . . . . . . . . . . . . . . 4-10
Access control by SYSCON . . . . . . 4-10
Access with DPTR (16-bit) . . . . . . . 4-12
Access with R0/R1 (8-bit) . . . . . . . . 4-12
Programming example . . . . . . . . 4-15
Usage of port 2 as I/O port . . . . . 4-15
Write page address to port 2 . . . . 4-13
Write page address to XPAGE . . 4-14
XPAGE register . . . . . . . . . . . . . . 4-12
Behaviour of port 0 and 2 with MOVX
. . . . . . . . . . . . . . . . . . . . . . . . . . 4-16
Reset operation . . . . . . . . . . . . . . . 4-16
Semiconductor Group
12-7
1997-10-01