C509-L_97 Datasheet, PDF (288/290 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C509-L
MDEF . . . . . . . . . . . . . . . . . . . . 3-27, 6-76
MDOV . . . . . . . . . . . . . . . . . . . . 3-27, 6-76
Memory map . . . . . . . . . . . . . . . . . . . . . 3-1
Memory organization . . . . . . . . . . . . . . 3-1
Bootstrap mode . . . . . . . . . . . . . . . . . 3-7
Chipmodes . . . . . . . . . . . . . . . . . . . . 3-3
Data memory . . . . . . . . . . . . . . . . . . . 3-2
General purpose registers . . . . . . . . . 3-2
Memory map . . . . . . . . . . . . . . . . . . . 3-1
Normal mode . . . . . . . . . . . . . . . . . . . 3-5
Program memory . . . . . . . . . . . . . . . . 3-2
Programming mode . . . . . . . . . . . . . . 3-8
SYSCON1 register . . . . . . . 3-10 to 3-11
XRAM mode . . . . . . . . . . . . . . . . . . . 3-6
Multiplication/division unit . . . . 6-75 to 6-81
Error flag . . . . . . . . . . . . . . . . . . . . . 6-80
Multiplication and division . . . . . . . . 6-78
Normalize and shift . . . . . . . 6-79 to 6-80
Operation . . . . . . . . . . . . . . . . . . . . . 6-77
Overflow flag . . . . . . . . . . . . . . . . . . 6-80
Registers . . . . . . . . . . . . . . . 6-75 to 6-76
MX0 . . . . . . . . . . . . . . . . . 3-25, 3-26, 6-108
MX1 . . . . . . . . . . . . . . . . . 3-25, 3-26, 6-108
MX2 . . . . . . . . . . . . . . . . . 3-25, 3-26, 6-108
MX3 . . . . . . . . . . . . . . . . . . . . . 3-26, 6-108
O
Oscillator operation . . . . . . . . . . . 5-6 to 5-7
External clock source . . . . . . . . . . . . 5-7
On-chip oscillator circuitry . . . . . . . . . 5-7
Recommended oscillator circuit . . . . 5-6
Oscillator watchdog . . . . . . . . . . . 8-6 to 8-7
Behaviour at reset . . . . . . . . . . . . . . . 5-4
Block diagram . . . . . . . . . . . . . . . . . . 8-7
Functionality . . . . . . . . . . . . . . . . . . . 8-6
OV . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-25
OWDS . . . . . . . . . . . . . . . . . . . . . 3-24, 8-6
P
P . . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-25
P0 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-23
P1 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-23
P2 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-23
P3 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-24
P4 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-26
P5 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-27
P6 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-27
P7 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-26
P8 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-26
P9 . . . . . . . . . . . . . . . . . . . . . . . 3-22, 3-27
Parallel I/O . . . . . . . . . . . . . . . . 6-1 to 6-18
PCON . . . . . . . . 3-21, 3-22, 3-23, 6-85, 9-3
PDE . . . . . . . . . . . . . . . . . . . . . . 3-23, 9-3
PDIR . . . . . . . . . . . 3-17, 3-24, 6-3, 6-4, 6-4
PDS . . . . . . . . . . . . . . . . . . . . . . 3-23, 9-3
Pin configuration . . . . . . . . . . . . . . . . . . 1-4
Pin definitions . . . . . . . . . . . . . . 1-5 to 1-12
PMOD . . . . . . . . . . . . . . . . . . . . . 3-24, 6-4
Port structure selection . . . . . . . . . . . . . 6-3
Ports . . . . . . . . . . . . . . . . . . . . . 6-1 to 6-18
Alternate functions . . . . . . . 6-14 to 6-15
Basic structure . . . . . . . . . . . . . . . . . 6-2
Bidirectional (CMOS) port structure
. . . . . . . . . . . . . . . . . . . . 6-10 to 6-13
Hardware power down mode . . . 6-13
Input mode . . . . . . . . . . . . . . . . . 6-10
Output mode . . . . . . . . . . 6-11 to 6-12
Port loading and interfacing . . . . . . 6-17
Port timing . . . . . . . . . . . . . . . . . . . . 6-16
Quasi-bidirectional port structure
. . . . . . . . . . . . . . . . . . . . . . 6-5 to 6-9
Basic circuitry . . . . . . . . . . . . . . . . 6-5
Output driver circuitry . . . . . . . . . . 6-6
Port 0 circuitry . . . . . . . . . . . . . . . . 6-8
Port 0/2 as address/data bus . . . . 6-9
Read-modify-write function . . . . . . . 6-17
Selection of port structure . . . . . . . . . 6-3
Types and structures . . . . . . . . . . . . 6-1
Power saving modes . . . . . . . . . . . . . . 9-1
Hardware enable . . . . . . . . . . . . . . . 9-2
Hardware power down mode . . . . . . 9-8
Reset timing . . . . . . . . . . . . . . . . 9-10
Status of external pins . . . . . . . . . . 9-9
Idle mode . . . . . . . . . . . . . . . . 9-4 to 9-5
Status of external pins . . . . . . . . . . 9-5
Register PCON . . . . . . . . . . . . . . . . . 9-3
Slow down mode . . . . . . . . . . . . . . . 9-7
Software power down mode . . . . . . . 9-6
Status of external pins . . . . . . . . . . 9-5
PRGEN0 . . . . . . . . . . . . . . . . . . 3-11, 3-24
PRGEN1 . . . . . . . . . . . . . . 3-10, 3-13, 3-24
Program memory . . . . . . . . . . . . . . . . . 3-2
PRSC 3-21, 3-22, 3-24, 6-22, 6-33, 6-85, 8-2
PSEN signal . . . . . . . . . . . . . . . . . . . . . 4-2
PSW . . . . . . . . . . . . . . 2-3, 2-4, 3-19, 3-25
Semiconductor Group
12-5
1997-10-01