MC68HC08AS32 Datasheet, PDF (16/394 Pages) Motorola, Inc – M68HC08 Family of 8-bit microcontroller units (MCUs)

Table of Contents
Advance Information
16
Section 20. Byte Data Link Controller-Digital (BDLC-D)
20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .321
20.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
20.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
20.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .324
20.4.1 BDLC Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . .326
20.4.1.1 Power Off Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
20.4.1.2 Reset Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
20.4.1.3 Run Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
20.4.1.4 BDLC Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
20.4.1.5 BDLC Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
20.4.1.6 Digital Loopback Mode. . . . . . . . . . . . . . . . . . . . . . . . . .328
20.4.1.7 Analog Loopback Mode . . . . . . . . . . . . . . . . . . . . . . . . .329
20.5 BDLC MUX Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
20.5.1 Rx Digital Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .330
20.5.1.1 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .330
20.5.1.2 Performance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .331
20.5.2 J1850 Frame Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
20.5.3 J1850 VPW Symbols. . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
20.5.4 J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . .338
20.5.5 Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . .343
20.6 BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345
20.6.1 Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
20.6.2 Rx and Tx Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . .347
20.6.3 Rx and Tx Shadow Registers . . . . . . . . . . . . . . . . . . . . . .347
20.6.4 Digital Loopback Multiplexer . . . . . . . . . . . . . . . . . . . . . . .347
20.6.5 State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .348
20.6.5.1 4X Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .348
20.6.5.2 Receiving a Message in Block Mode . . . . . . . . . . . . . . .348
20.6.5.3 Transmitting a Message in Block Mode . . . . . . . . . . . . .348
20.6.5.4 J1850 Bus Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349
20.6.5.5 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .351
20.7 BDLC CPU Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
20.7.1 BDLC Analog and Roundtrip Delay Register . . . . . . . . . .353
20.7.2 BDLC Control Register 1. . . . . . . . . . . . . . . . . . . . . . . . . .354
20.7.3 BDLC Control Register 2. . . . . . . . . . . . . . . . . . . . . . . . . .357
Table of Contents
MC68HC08AS32 — Rev. 3.0
MOTOROLA