SMJ320F240 Datasheet, PDF (94/99 Pages) Texas Instruments – DSP CONTROLLER

SMJ320F240
DSP CONTROLLER
SGUS029 – APRIL 1999
register file compilation (continued)
Table 18. Register File Compilation (Continued)
ADDR
BIT 15
BIT 7
0707Ah
0707Bh
to
0708Fh
XINT3
FLAG
—
07090h
07091h
07092h
07093h
to
07097h
07098h
07099h
0709Ah
0709Bh
0709Ch
0709Dh
to
073FFh
CRA.15
—
—
CRB.7
—
—
B7DIR
IOPB7
C7DIR
IOPC7
07400h
07401h
07402h
07403h
07404h
07405h
07406h
T3STAT
T1TOADC(0)
D15
D7
D15
D7
D15
D7
FREE
TSWT1
D15
D7
D15
D7
BIT 14
BIT 6
BIT 13
BIT 12
BIT 11
BIT 10
BIT 5
BIT 4
BIT 3
BIT 2
EXTERNAL INTERRUPT CONTROL REGISTERS (CONTINUED)
BIT 9
BIT 1
—
—
—
—
—
—
XINT3
PIN DATA
—
XINT3
DATA DIR
XINT3
DATA OUT
XINT3
POLARITY
XINT3
PRIORITY
BIT 8
BIT 0
—
XINT3
ENA
Reserved
CRA.14
—
—
CRB.6
CRA.13
—
—
CRB.5
DIGITAL I/O CONTROL REGISTERS
CRA.12
CRA.11
CRA.10
—
CRA.3
CRA.2
Reserved
—
—
—
CRB.4
CRB.3
CRB.2
CRA.9
CRA.1
—
CRB.1
CRA.8
CRA.0
—
CRB.0
Reserved
—
—
B6DIR
IOPB6
C6DIR
IOPC6
—
—
B5DIR
IOPB5
C5DIR
IOPC5
—
A3DIR
—
IOPA3
Reserved
B4DIR
B3DIR
IOPB4
IOPB3
Reserved
C4DIR
C3DIR
IOPC4
IOPC3
A2DIR
IOPA2
B2DIR
IOPB2
C2DIR
IOPC2
A1DIR
IOPA1
B1DIR
IOPB1
C1DIR
IOPC1
A0DIR
IOPA0
B0DIR
IOPB0
C0DIR
IOPC0
Reserved
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS
T2STAT
T1STAT
T3TOADC
T2TOADC
T1TOADC(1)
TCOMPOE
T3PIN
T2PIN
T1PIN
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
TMODE2
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
REG
XINT3CR
OCRA
OCRB
PADATDIR
PBDATDIR
PCDATDIR
GPTCON
T1CNT
T1CMPR
T1PR
T1CON
T2CNT
T2CMPR
94
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443