AMD-K6 Datasheet, PDF (346/346 Pages) Advanced Micro Devices – AMD-K6 Processor

AMD-K6^® Processor Data Sheet
Preliminary Information
20695H/0—March 1998
Stop Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . .161, 226–227
Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . 223–226
Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . .161, 225–226
STPCLK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113, 225
Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 241
60-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
66-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
input setup and hold timings for 60-MHz bus . . . . . . . . 250
input setup and hold timings for 66-MHz bus . . . . . . . . 246
output delay timings for 60-MHz bus . . . . . . . . . . . . . . . 248
output delay timings for 66-MHz bus . . . . . . . . . . . . . . . 244
Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241, 311
valid delay, float, setup, and hold timings . . . . . . . . . . . 243
SYSCALL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282–283
SYSCALL/SYSRET Target Address Register
(STAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282–283
SYSRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
System Design, Airflow Management in a . . . . . . . . . . . . . 264
System Management Interrupt . . . . . . . . . . . . . . . . . . . . . . 111
System Management Interrupt Active . . . . . . . . . . . . . . . . 112
System Management Mode (SMM) . . . . . . . . . . . . . . . 193, 297
T
Table, Branch History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205, 299
TAP Controller States
Capture-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Capture-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Shift-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Shift-IR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
test-logic-reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Update-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
EXTEST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
HIGHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
SAMPLE/PRELOAD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206, 300
Instruction Register (IR) . . . . . . . . . . . . . . . . . . . . . . . . . 206
TAP Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Target Cache, Branch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Task State Segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
TCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
TDI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
TDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Temperature . . . . . . . . . . . . . . . . 233, 259–260, 262, 305, 313
case. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Test Access Port, Boundary-Scan. . . . . . . . . . . . . . . . . 205, 299
Test and Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203, 299
Test Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Test Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Data Output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Mode Select. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Mode, Tri-State . . . . . . . . . . . . . . . . . . . . . . . . . . . 204, 299
Test Register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Test Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Test-Logic-Reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Thermal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235, 260–264, 307
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259, 313
heat dissipation path . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
layout and airflow consideration . . . . . . . . . . . . . . . . . . 262
measuring case temperature . . . . . . . . . . . . . . . . . . . . . 262
package specifications . . . . . . . . . . . . . . . . . . . . . . 259, 313
Time Stamp Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
TR12 . . . . . . . . . . . . . . . . . . . . 37–38, 170, 174–175, 180, 215
Transition from Protected Mode to Real Mode,
INIT-Initiated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . 171
Trap Dword, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
Tri-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 204, 299
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37–38, 170, 224–225
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41, 47–48, 197, 220
V
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115, 287
VCC2H/L#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
Voltage . . . . . . . . . . . . . . . . 115, 122, 229, 233–234, 238, 241
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287, 303, 305–306
regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262–263
Voltage Ranges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
W
W/R# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115, 237–238
WAE15M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
WAELIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
WB/WT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
WBINVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
WCDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39, 178, 181
WHCR . . . . . . . . . . . . . . . . . . . . . . . 37, 39, 170, 179, 181, 283
Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . 173, 177–182
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39, 178
enable limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39, 178
limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
logic mechanisms and conditions . . . . . . . . . . . . . . . . . . 180
Write Handling Control Register (WHCR) . . . . . . . . . 39, 283
Write to a Cacheable Page . . . . . . . . . . . . . . . . . . . . . . . . . 178
Write to a Sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Write/Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Writeback . . . . . . . . . . . . . 90, 92–93, 103, 109, 112, 116, 119
. . . . . . . . .132–133, 158, 171, 176, 182, 185, 187, 228
burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
cycles. . . . . . . . . . . . . . . . . . . . . 79, 81–82, 95, 98, 116, 132
. . . . . . . . . . . . . . . . . . . . . 140, 144, 146, 148, 150, 154
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174–175, 216, 226
Writeback Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10–11
Writeback or Writethrough . . . . . . . . . . . . . . . . . . . . . . . . 116
Writethrough vs. Writeback Coherency States. . . . . . . . . 187
328
Index