AMD-K6 Datasheet, PDF (341/346 Pages) Advanced Micro Devices – AMD-K6 Processor

20695H/0—March 1998
Preliminary Information
AMD-K6^® Processor Data Sheet
Index
Numerics
0.25-micron process technology . . . . . . . . . . . . . . . . . 1, 3, 275
0.35-micron process technology . . . . . . . . . . . . . . . . . 1, 3, 275
321-Pin Staggered CPGA Package Specification. . . . . . . . 271
60-MHz Bus
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 242
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 250
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
66-MHz Bus
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 242
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 246
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
A
A[20:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237–238
A[31:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
A20M# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79, 194
A20M# Masking of Cache Accesses . . . . . . . . . . . . . . . . . . 187
Absolute Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233, 305
Acknowledge, Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Address
Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Hold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Parity Check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Stack, Return . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Address Bus . . . . . . . . . . . 81–85, 94, 121, 142, 146, 148, 183
ADS# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81, 237–238
ADSC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
AHOLD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82, 224
-initiated inquire hit to modified line. . . . . . . . . . . . . . . 146
-initiated inquire hit to shared or exclusive line . . . . . . 144
-initiated inquire miss . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
Restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
Airflow Consideration, Layout and . . . . . . . . . . . . . . . . . . . 262
Airflow Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
Allocate, Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
AMD-K6 MMX Enhanced Processor . . . . . . . . . . . . . . . . 5, 277
block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
instructions supported . . . . . . . . . . . . . . . . . . . . . . . . 49, 283
microarchitecture overview . . . . . . . . . . . . . . . . . . . . . . . . . 7
Model 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1, 3, 275
Model 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1, 3, 275
AP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
APCHK#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Application Note, I/O Model . . . . . . . . . . . . . . . . . . . . . . . . 239
Architecture, Internal . . . . . . . . . . . . . . . . . . . . . . . . . . . 7, 279
B
Backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Base Address, SMM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
BE[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
BF[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86, 167, 227
BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Bits, Predecode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12, 172
Index
Block Diagram, AMD-K6 Processor . . . . . . . . . . . . . . . . . . . 10
BOFF# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87, 150
Locked Operation with . . . . . . . . . . . . . . . . . . . . . . . . . . 154
Boundary Scan
Register (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Test Access Port (TAP) . . . . . . . . . . . . . . . . . . . . . . 205, 299
BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Branch
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
history table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
prediction . . . . . . . . . . . . . . . . . . . . . . . 5–6, 9, 20, 277–278
prediction logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18–19
target cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
BRDY#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
BRDYC# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89, 167, 237
BREQ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
BSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
Buffer Characteristics, I/O . . . . . . . . . . . . . . . . . . . . . 237, 309
Buffer Model, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Built-In Self-Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Burst Reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Burst Reads, Pipelined . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Burst Ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Burst Ready Copy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89, 167
Burst Writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Bus
address . . . . . . . . . . . . . 82–85, 94, 121, 142, 146, 148, 183
arbitration cycles, inquire and . . . . . . . . . . . . . . . . . . . . 136
backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121, 289
cycles, special. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
data . . . . . . . . . . . . . . . . . . . . . . 82, 85, 88, 92–93, 108, 111
. . . . . . . . . . . . . . . . . . . . . . . . . .124–126, 142, 148, 152
enables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
hold request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
lock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
state machine diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Bus States
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
data-NA# requested . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
idle. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
pipeline address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
pipeline data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
transition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
BYPASS Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
C
Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
branch target . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
disabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
flush. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
323