AMD-K6 Datasheet, PDF (11/346 Pages) Advanced Micro Devices – AMD-K6 Processor

20695H/0—March 1998
Preliminary Information
AMD-K6^® Processor Data Sheet
List of Figures
Part One
AMD-K6 Processor Family
3
Figure 1.
Figure 2.
Figure 3.
Figure 4.
Figure 5.
Figure 6.
Figure 7.
Figure 8.
Figure 9.
Figure 10.
Figure 11.
Figure 12.
Figure 13.
Figure 14.
Figure 15.
Figure 16.
Figure 17.
Figure 18.
Figure 19.
Figure 20.
Figure 21.
Figure 22.
Figure 23.
Figure 24.
Figure 25.
Figure 26.
Figure 27.
Figure 28.
Figure 29.
Figure 30.
Figure 31.
Figure 32.
Figure 33.
Figure 34.
AMD-K6 Processor Block Diagram . . . . . . . . . . . . . . . . . . . . . . . 11
Cache Sector Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
The Instruction Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
AMD-K6 Processor Decode Logic . . . . . . . . . . . . . . . . . . . . . . . . 14
AMD-K6 Processor Scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
EAX Register with 16-Bit and 8-Bit Name Components. . . . . . 22
Integer Data Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Segment Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Segment Usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Floating-Point Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
FPU Status Word Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
FPU Control Word Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
FPU Tag Word Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Packed Decimal Data Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Precision Real Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
MMX Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
MMX Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
EFLAGS Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Control Register 4 (CR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Control Register 3 (CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Control Register 2 (CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Control Register 1 (CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Control Register 0 (CR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Debug Register DR7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Debug Register DR6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Debug Registers DR5 and DR4. . . . . . . . . . . . . . . . . . . . . . . . . . 35
Debug Registers DR3, DR2, DR1, and DR0. . . . . . . . . . . . . . . . 36
Machine-Check Address Register (MCAR) . . . . . . . . . . . . . . . . 37
Machine-Check Type Register (MCTR) . . . . . . . . . . . . . . . . . . . 38
Test Register 12 (TR12). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Write Handling Control Register (WHCR) . . . . . . . . . . . . . . . . 39
Memory Management Registers . . . . . . . . . . . . . . . . . . . . . . . . . 40
Task State Segment (TSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
List of Figures
xi