MC68HC08AZ32A Datasheet, PDF (20/456 Pages) Motorola, Inc – HCMOS Microcontroller Unit

List of Figures
Freescale Semiconductor, Inc.
Technical Data
20
18-3 PIT Status and Control Register (PSC) . . . . . . . . . . . . . . . . . 288
18-4 PIT Counter Registers (PCNTH–PCNTL). . . . . . . . . . . . . . . . 290
18-5 PIT Counter Modulo Registers (PMODH–PMODL) . . . . . . . . 291
19-1 Port A data register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
19-2 Data Direction Register A (DDRA). . . . . . . . . . . . . . . . . . . . . 296
19-3 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
19-4 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .298
19-5 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . . 299
19-6 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
19-7 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .301
19-8 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 302
19-9 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
19-10 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .304
19-11 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . . 305
19-12 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306
19-13 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .307
19-14 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . . 310
19-15 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
19-16 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . . 312
19-17 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . . 313
19-18 Port F I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
19-19 Port G Data Register (PTG) . . . . . . . . . . . . . . . . . . . . . . . . . .315
19-20 Data Direction Register G (DDRG). . . . . . . . . . . . . . . . . . . . . 316
19-21 Port G I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
19-22 Port H Data Register (PTH) . . . . . . . . . . . . . . . . . . . . . . . . . .318
19-23 Data Direction Register H (DDRH) . . . . . . . . . . . . . . . . . . . . . 319
19-24 Port H I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
20-1 The CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
20-2 User Model for Message Buffer Organization. . . . . . . . . . . . . 328
20-3 Single 32-Bit Maskable Identifier Acceptance Filter . . . . . . . .331
20-4 Dual 16-Bit Maskable Acceptance Filters . . . . . . . . . . . . . . . . 332
20-5 Quadruple 8-Bit Maskable Acceptance Filters . . . . . . . . . . . .333
20-6 Sleep Request/Acknowledge Cycle . . . . . . . . . . . . . . . . . . . . 340
20-7 Clocking Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
20-8 Segments Within the Bit Time . . . . . . . . . . . . . . . . . . . . . . . . 345
20-9 MSCAN08 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . .346
20-10 Message Buffer Organization . . . . . . . . . . . . . . . . . . . . . . . . . 347
20-11 Receive/Transmit Message Buffer Extended Identifier (IDRn)
MC68HC08AZ32A — Rev 1.0
List of Figures
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA