XQ2V1000_1 Datasheet, PDF (120/134 Pages) Xilinx, Inc – QPro Virtex-II 1.5V Platform FPGAs

R
QPro Virtex-II 1.5V Platform FPGAs
Table 78: CF1152 and EF1144 — XQ2V6000 (Cont’d)
Bank
Pin Description
Pin
Number
1
IO_L67P_1
B12
1
IO_L60N_1
F11
1
IO_L60P_1
F12
1
IO_L54N_1
D10
1
IO_L54P_1
D11
1
IO_L53N_1
G12
1
IO_L53P_1
G13
1
IO_L52N_1
B9
1
IO_L52P_1
B10
1
IO_L51N_1/VREF_1
B8
1
IO_L51P_1
A9
1
IO_L50N_1
K14
1
IO_L50P_1
K13
1
IO_L49N_1
A6
1
IO_L49P_1
A7
1
IO_L30N_1
D9
1
IO_L30P_1
C9
1
IO_L29N_1
H13
1
IO_L29P_1
H12
1
IO_L28N_1
C7
1
IO_L28P_1
C8
1
IO_L27N_1/VREF_1
E11
1
IO_L27P_1
E10
1
IO_L26N_1
J13
1
IO_L26P_1
K12
1
IO_L25N_1
B6
1
IO_L25P_1
B7
1
IO_L24N_1
E8
1
IO_L24P_1
E9
1
IO_L23N_1
G10
1
IO_L23P_1
G11
1
IO_L22N_1
A4
1
IO_L22P_1
A5
1
IO_L21N_1/VREF_1
F10
1
IO_L21P_1
G9
1
IO_L20N_1
J12
1
IO_L20P_1
J11
1
IO_L19N_1
B4
1
IO_L19P_1
B5
1
IO_L06N_1
D6
1
IO_L06P_1
C6
1
IO_L05N_1
H11
Table 78: CF1152 and EF1144 — XQ2V6000 (Cont’d)
Bank
Pin Description
Pin
Number
1
IO_L05P_1
J10
1
IO_L04N_1
D8
1
IO_L04P_1/VREF_1
E7
1
IO_L03N_1/VRP_1
F9
1
IO_L03P_1/VRN_1
F8
1
IO_L02N_1
H10
1
IO_L02P_1
H9
1
IO_L01N_1
C2
1
IO_L01P_1
B3
2
IO_L01N_2
E2
2
IO_L01P_2
D2
2
IO_L02N_2/VRP_2
K11
2
IO_L02P_2/VRN_2
K10
2
IO_L03N_2
F5
2
IO_L03P_2/VREF_2
G5
2
IO_L04N_2
E3
2
IO_L04P_2
D3
2
IO_L05N_2
J9
2
IO_L05P_2
K9
2
IO_L06N_2
F4
2
IO_L06P_2
E4
2
IO_L19N_2
E1
2
IO_L19P_2
D1
2
IO_L20N_2
J8
2
IO_L20P_2
K8
2
IO_L21N_2
H7
2
IO_L21P_2/VREF_2
J7
2
IO_L22N_2
H6
2
IO_L22P_2
G6
2
IO_L23N_2
L10
2
IO_L23P_2
L9
2
IO_L24N_2
G3
2
IO_L24P_2
F3
2
IO_L25N_2
G2
2
IO_L25P_2
F2
2
IO_L26N_2
M10
2
IO_L26P_2
N10
2
IO_L27N_2
J6
2
IO_L27P_2/VREF_2
K6
2
IO_L28N_2
J5
2
IO_L28P_2
H5
DS122 (v2.0) December 21, 2007
www.xilinx.com
Product Specification
120