XQ2V1000_1 Datasheet, PDF (106/134 Pages) Xilinx, Inc – QPro Virtex-II 1.5V Platform FPGAs

R
QPro Virtex-II 1.5V Platform FPGAs
Table 76: EF957 — XQ2V6000 (Cont’d)
Bank
Pin Description
0
IO_L93N_0
0
IO_L93P_0
0
IO_L94N_0/VREF_0
0
IO_L94P_0
0
IO_L95N_0/GCLK7P
0
IO_L95P_0/GCLK6S
0
IO_L96N_0/GCLK5P
0
IO_L96P_0/GCLK4S
Pin Number
B18
B17
J17
J16
E17
E16
A18
A17
1
IO_L96N_1/GCLK3P
C16
1
IO_L96P_1/GCLK2S
C15
1
IO_L95N_1/GCLK1P
H16
1
IO_L95P_1/GCLK0S
H15
1
IO_L94N_1
A15
1
IO_L94P_1/VREF_1
A14
1
IO_L93N_1
F15
1
IO_L93P_1
F14
1
IO_L92N_1
G15
1
IO_L92P_1
G14
1
IO_L91N_1
B15
1
IO_L91P_1/VREF_1
B14
1
IO_L78N_1
D15
1
IO_L78P_1
E15
1
IO_L77N_1
J15
1
IO_L77P_1
K14
1
IO_L76N_1
D14
1
IO_L76P_1
D13
1
IO_L75N_1/VREF_1
E14
1
IO_L75P_1
E13
1
IO_L74N_1
A13
1
IO_L74P_1
A12
1
IO_L73N_1
F13
1
IO_L73P_1
F12
1
IO_L72N_1
J14
1
IO_L72P_1
J13
1
IO_L71N_1
B13
1
IO_L71P_1
B12
1
IO_L70N_1
C13
1
IO_L70P_1
C12
1
IO_L69N_1/VREF_1
H13
1
IO_L69P_1
H12
Table 76: EF957 — XQ2V6000 (Cont’d)
Bank
Pin Description
1
IO_L68N_1
1
IO_L68P_1
1
IO_L67N_1
1
IO_L67P_1
1
IO_L54N_1
1
IO_L54P_1
1
IO_L53N_1
1
IO_L53P_1
1
IO_L52N_1
1
IO_L52P_1
1
IO_L51N_1/VREF_1
1
IO_L51P_1
1
IO_L50N_1
1
IO_L50P_1
1
IO_L49N_1
1
IO_L49P_1
1
IO_L30N_1
1
IO_L30P_1
1
IO_L29N_1
1
IO_L29P_1
1
IO_L27N_1/VREF_1
1
IO_L27P_1
1
IO_L26N_1
1
IO_L26P_1
1
IO_L25N_1
1
IO_L25P_1
1
IO_L24N_1
1
IO_L24P_1
1
IO_L23N_1
1
IO_L23P_1
1
IO_L22N_1
1
IO_L22P_1
1
IO_L21N_1/VREF_1
1
IO_L21P_1
1
IO_L20N_1
1
IO_L20P_1
1
IO_L19N_1
1
IO_L19P_1
1
IO_L06N_1
1
IO_L06P_1
1
IO_L05N_1
Pin Number
D12
D11
B11
B10
E12
E11
A11
A10
G12
G11
K13
K12
C11
C10
B9
B7
F11
F9
A9
A8
D9
D8
J12
J11
C9
C8
E10
E9
H11
H10
A7
A6
A5
A4
G10
G9
B6
C5
C6
D6
H9
DS122 (v2.0) December 21, 2007
www.xilinx.com
Product Specification
106