XQ2V1000_1 Datasheet, PDF (105/134 Pages) Xilinx, Inc – QPro Virtex-II 1.5V Platform FPGAs

R
QPro Virtex-II 1.5V Platform FPGAs
EF957 Epoxy-Coated Flip-Chip BGA Package
The XQ2V6000 QPro Virtex-II device is available in the EF957 epoxy-coated flip-chip BGA package. Pins definitions listed
in Table 76 are identical to the commercial grade XC2V1000-FG456. Following this table are the "EF957 Epoxy-Coated Flip-
Chip BGA Package Specifications (1.00 mm pitch)," page 117.
Table 76: EF957 — XQ2V6000
Bank
Pin Description
0
IO_L01N_0
0
IO_L01P_0
0
IO_L02N_0
0
IO_L02P_0
0
IO_L03N_0/VRP_0
0
IO_L03P_0/VRN_0
0
IO_L04N_0/VREF_0
0
IO_L04P_0
0
IO_L05N_0
0
IO_L05P_0
0
IO_L06N_0
0
IO_L06P_0
0
IO_L19N_0
0
IO_L19P_0
0
IO_L20N_0
0
IO_L20P_0
0
IO_L21N_0
0
IO_L21P_0/VREF_0
0
IO_L22N_0
0
IO_L22P_0
0
IO_L23N_0
0
IO_L23P_0
0
IO_L24N_0
0
IO_L24P_0
0
IO_L25N_0
0
IO_L25P_0
0
IO_L26N_0
0
IO_L26P_0
0
IO_L27N_0
0
IO_L27P_0/VREF_0
0
IO_L29N_0
0
IO_L29P_0
0
IO_L30N_0
0
IO_L30P_0
0
IO_L49N_0
0
IO_L49P_0
0
IO_L50N_0
Pin Number
H23
H22
G24
E25
B29
C27
F24
F23
D26
D25
A28
A27
J22
J21
G23
G22
B27
B26
K20
K19
C26
C24
D24
D23
E24
E23
G21
G20
A26
A25
H21
H20
B25
B23
C23
C22
E22
Table 76: EF957 — XQ2V6000 (Cont’d)
Bank
Pin Description
0
IO_L50P_0
0
IO_L51N_0
0
IO_L51P_0/VREF_0
0
IO_L52N_0
0
IO_L52P_0
0
IO_L53N_0
0
IO_L53P_0
0
IO_L54N_0
0
IO_L54P_0
0
IO_L67N_0
0
IO_L67P_0
0
IO_L68N_0
0
IO_L68P_0
0
IO_L69N_0
0
IO_L69P_0/VREF_0
0
IO_L70N_0
0
IO_L70P_0
0
IO_L71N_0
0
IO_L71P_0
0
IO_L72N_0
0
IO_L72P_0
0
IO_L73N_0
0
IO_L73P_0
0
IO_L74N_0
0
IO_L74P_0
0
IO_L75N_0
0
IO_L75P_0/VREF_0
0
IO_L76N_0
0
IO_L76P_0
0
IO_L77N_0
0
IO_L77P_0
0
IO_L78N_0
0
IO_L78P_0
0
IO_L91N_0/VREF_0
0
IO_L91P_0
0
IO_L92N_0
0
IO_L92P_0
Pin Number
E21
F21
F20
A24
A23
E20
E19
B22
B21
D21
D20
J20
J19
F19
F18
A22
A21
H19
H17
C21
C20
B20
B19
G18
G17
E18
D17
A20
A19
D19
D18
C19
C17
K18
J18
F17
F16
DS122 (v2.0) December 21, 2007
www.xilinx.com
Product Specification
105