EP3C5E144C8N Datasheet, PDF (62/348 Pages) Altera Corporation – Ability to disable external JTAG port

5–2
Chapter 5: Clock Networks and PLLs in the Cyclone III Device Family
Clock Networks
Table 5–1 lists the connectivity of the clock sources to the GCLK networks.
Table 5–1. Cyclone III Device Family GCLK Network Connections (Part 1 of 2)
GCLK Network Clock
GCLK Networks ⁽¹⁾
Sources
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19
CLK0/DIFFCLK_0p
CLK1/DIFFCLK_0n
CLK2/DIFFCLK_1p
CLK3/DIFFCLK_1n
CLK4/DIFFCLK_2p
CLK5/DIFFCLK_2n
CLK6/DIFFCLK_3p
CLK7/DIFFCLK_3n
CLK8/DIFFCLK_5n ⁽²⁾
CLK9/DIFFCLK_5p ⁽²⁾
CLK10/DIFFCLK_4n
(2)
v—v—v———————————————
— vv — — — — — — — — — — — — — — — — —
— v— vv — — — — — — — — — — — — — — —
v——v————————————————
—————v—v—v——————————
— — — — — —vv— — — — — — — — — — — —
— — — — — —v — vv — — — — — — — — — —
—————v——v———————————
——————————v—v—v—————
— — — — — — — — — — —vv— — — — — — —
— — — — — — — — — — —v—vv— — — — —
CLK11/DIFFCLK_4p
(2)
——————————v——v——————
CLK12/DIFFCLK_7n
(2)
———————————————v—v—v
CLK13/DIFFCLK_7p
(2)
— — — — — — — — — — — — — — — —vv— —
CLK14/DIFFCLK_6n
(2)
— — — — — — — — — — — — — — — —v—vv
CLK15/DIFFCLK_6p
(2)
———————————————v——v—
PLL1_C0 ⁽³⁾
PLL1_C1 ⁽³⁾
PLL1_C2 ⁽³⁾
PLL1_C3 ⁽³⁾
PLL1_C4 ⁽³⁾
PLL2_C0 ⁽³⁾
PLL2_C1 ⁽³⁾
PLL2_C2 ⁽³⁾
PLL2_C3 ⁽³⁾
PLL2_C4 ⁽³⁾
PLL3_C0
PLL3_C1
PLL3_C2
PLL3_C3
PLL3_C4
PLL4_C0
v——v————————————————
—v——v———————————————
v—v—————————————————
—v—v————————————————
——v—v———————————————
—————v——v———————————
——————v——v——————————
—————v—v————————————
——————v—v———————————
———————v—v——————————
——————————v——v——————
———————————v——v—————
——————————v—v———————
———————————v—v——————
————————————v—v—————
———————————————v——v—
Cyclone III Device Handbook
Volume 1
December 2011 Altera Corporation