AK4679EG Datasheet, PDF (138/220 Pages) Asahi Kasei Microsystems – 24bit Stereo CODEC with DSP and MIC/RCV/HP/SPK/LINE-AMP

[AK4679]
SYNC1, 2, 3
ts
tSYNCH(tBICK ≤ tSYNCH ≤ ts-tBICK)
BCK1, 2, 3
(16bit Linear)
SDOUTx
1st channel
2nd channel
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
D15 D14 D13
SDINx Don’t Care D15 D14 D13
D2 D1 D0 D15 D14 D13
(8bit A-Law/μ-Law) ^{1st channel}
2nd channel
SDOUTx
D7 D6 D5 D0 D7 D6 D5 D0
D2 D1 D0
Don’t Care D15 D14 D13
D7 D6 D5
SDINx Don’t Care D7 D6 D5 D0 D7 D6 D5 D0
(x =1~4)
Don’t Care
D7 D6 D5
Figure 112. PCM Long Frame Falling-edge (LAW bit = “00”, DIFD bits = “01”, BCKPD bit = “0”)
SYNC1, 2, 3
ts
tSYNCH(tBICK ≤ tSYNCH ≤ ts-tBICK)
BCLK1, 2, 3
(16bit Linear)
SDOUTx
1st channel
2nd channel
D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
D15 D14 D13
SDINx Don’t Care D15 D14 D13 D12 D11 D2 D1 D0 D15 D14 D13 D12 D11 D2 D1 D0
(8bit A-Law/μ-Law)
SDOUTx
1st channel
2nd channel
D7 D6 D5 D0 D7 D6 D5 D0
Don’t Care D15 D14 D13
D7 D6 D5
SDINx Don’t Care D7 D6 D5 D0 D7 D6 D5 D0
(x =1~4)
Don’t Care
D7 D6 D5
Figure 113. PCM Long Frame Rising-edge (LAW bit = “00”, DIFD bits = “01”, BCKPD bit = “1”)
MS1402-E-06
- 138 -
2013/02