|
Z80185 Datasheet, PDF (39/95 Pages) Zilog, Inc. – SMART PERIPHERAL CONTROLLERS | |||
|
◁ |
Zilog
PRELIMINARY
ASCI CHANNELS CONTROL REGISTERS (Continued)
Bit
Upon Reset
R/W
CNTLB1
MPBT MP
Invalid 0
R/W R/W
/CTS/
PS
0
R/W
PE0
0
R/W
Addr 03H
DR SS2 SS1 SS0
0
1
1
1
R/W R/W R/W R/W
Z80185/Z80195
SMART PERIPHERAL CONTROLLES
Clock Source and Speed Select
Divide Ratio
Parity Even or Odd
Read - Status of /CTS pin
Write - Select PS
Multiprocessor
Multiprocessor Bit Transmit
General
Divide Ratio
SS, 2, 1, 0
000
001
010
011
100
101
110
111
PS = 0
(Divide Ratio = 10)
DR = 0 (x16)
DR = 1 (x64)
à ÷ 160
à ÷ 640
à ÷ 320
à ÷ 1280
à ÷ 640
à ÷ 2560
à ÷ 1280
à ÷ 5120
à ÷ 2560
à ÷ 10240
à ÷ 5120
à ÷ 20480
à ÷ 10240
à ÷ 40960
External Clock (Frequency < Ã)
PS = 1
(Divide Ratio = 30)
DR = 0 (x16)
à ÷ 480
à ÷ 960
à ÷ 1920
à ÷ 3840
à ÷ 7680
à ÷ 15360
à ÷ 30720
DR = 1 (x64)
à ÷ 1920
à ÷ 3840
à ÷ 7680
à ÷ 15360
à ÷ 30720
à ÷ 61440
à ÷ 122880
Figure 25. ASCI Control Register B (Ch. 1)
DS971850301
39
|
▷ |