82C836 Datasheet, PDF (5/205 Pages) List of Unclassifed Manufacturers – Single-Chip 386sx AT

82C836 CHIPSet Data Sheet
Contents s
DMA Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
Current Address Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
Current Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
Base Word Count Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
Command Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-9
Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-10
Request Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-12
Request Mask Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-13
Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
Temporary Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-15
Special Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-16
Section 9
Address Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
I/O Address Maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Section 10
Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
EMS Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-16
Section 11
System Timing Relationships . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU Access to AT-Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-MEMCS16 and -IOCS16 Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IOCHRDY and OWS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-NA/-STCYC Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
-CAS Only DRAM Access by CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Local DRAM Bank Switch (SRA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Maximum Wait State Page Miss . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Cache Mode Write Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Early READY and LBA Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Coprocessor Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DRQ/DACK Scanning in MRA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Master Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA and Master Access to Local Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Refresh (HLDA and 14MHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . .
Hidden Refresh (PROCCLK-Based, No HLDA) . . . . . . . . . . . . . . . . . . . . . . . .
Standby Refresh (32KHz-Based) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Power Turn-On and System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11-1
11-1
11-6
11-8
11-9
11-10
11-12
11-14
11-16
11-18
11-19
11-20
11-24
11-26
11-27
11-27
11-30
11-32
11-34
Chips and Technologies, Inc.
PRELIMINARY
Revision 3.0 vii