82C836 Datasheet, PDF (10/205 Pages) List of Unclassifed Manufacturers – Single-Chip 386sx AT

s Contents
82C836 CHIPSet Data Sheet
Table 9-7.
Table 9-8.
Table 9-9.
Table 9-10.
Table 9-11.
Table 9-12.
DMA Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
Interrupt Controller II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
DMA Controller II . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
Coprocessor Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
EMS Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
Memory Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-6
Configuration Registers
Table 10-1. Index 01H----DMA Wait State Control . . . . . . . . . . . . . . . . . . . . .
Table 10-2. Index 40H----82C836 Version, Read Only . . . . . . . . . . . . . . . . . .
Table 10-3. Index 41H----Channel Environment . . . . . . . . . . . . . . . . . . . . . . .
Table 10-4. Index 44H----Peripheral Control . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-5. Index 45H----Miscellaneous Status, Read Only . . . . . . . . . . . . . .
Table 10-6. Index 46H----Power Management . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-7. Index 48H----ROM Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-8. Index 49H----RAM Write Protect . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-9. Index 4AH----Shadow RAM Enable 1 . . . . . . . . . . . . . . . . . . . . .
Table 10-10. Index 4BH----Shadow RAM Enable 2 . . . . . . . . . . . . . . . . . . . . . .
Table 10-11. Index 4CH----Shadow RAM Enable 3 . . . . . . . . . . . . . . . . . . . . . .
Table 10-12. Index 4DH----DRAM Configuration . . . . . . . . . . . . . . . . . . . . . . .
Table 10-13. Index 4EH----Extended Memory Boundary . . . . . . . . . . . . . . . . .
Table 10-14. Index 4FH----EMS Control Register . . . . . . . . . . . . . . . . . . . . . . .
Table 10-15. Index 60H----Laptop Features . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-16. Index 61H----Fast Video Control . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-17. Index 62H----Fast Video RAM Enable . . . . . . . . . . . . . . . . . . . . .
Table 10-18. Index 63H----High Performance Refresh . . . . . . . . . . . . . . . . . . .
Table 10-19. Index 64H----CAS Timing for DMA/Master . . . . . . . . . . . . . . . .
Table 10-20. Port 208H----Target Page Address . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-21. Port 209H----Page Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-22. Port 20AH----EMS Page Select . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-23. Port 61H----Control Port/Status . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-24. Port 70H----RTC/CMOS Index and NMI Mask . . . . . . . . . . . . . .
Table 10-25. Port 71H----RTC/CMOS Data . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Table 10-26. Port 92H----System Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-1
10-2
10-2
10-3
10-4
10-4
10-6
10-7
10-7
10-8
10-8
10-9
10-9
10-10
10-11
10-12
10-13
10-13
10-15
10-16
10-17
10-17
10-18
10-19
10-19
10-20
System Timing Relationships
Table 11-1. Delays From ALE to Start Command in BUSCLK Cycles . . . . . 11-3
Table 11-2. PROCCLK Cycles and Hidden Refresh . . . . . . . . . . . . . . . . . . . . 11-32
System Characteristics
Table 12-1. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Table 12-2. Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Table 12-3. Capacitive Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-1
Table 12-4. DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-2
Table 12-5. DRAM Parameter Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-4
Table 12-6. CPU to Local Memory ----Output Responses . . . . . . . . . . . . . . . . 12-4
Table 12-7. CPU to Local Memory ----Formula Specifications . . . . . . . . . . . . 12-5
Table 12-8. CPU to Local Memory ----Input Requirements . . . . . . . . . . . . . . . 12-5
Table 12-9. CPU to AT-Bus, On-board I/O, and ROM ----Output Responses . 12-6
Table 12-10. CPU to AT-Bus, On-board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-7
Table 12-11. CPU to AT-Bus, On-board I/O, and ROM ----Input Requirements 12-7
xii Revision 3.0
PRELIMINARY
Chips and Technologies, Inc.