CP3BT23 Datasheet, PDF (3/260 Pages) Texas Instruments – CP3BT23 Reprogrammable Connectivity Processor with Bluetooth and Dual CAN Interfaces

Table of Contents
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0
10.0
11.0
12.0
13.0
14.0
15.0
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . 1 16.0 12-Bit Analog to Digital Converter . . . . . . . . . . . . . . 81
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
16.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Device Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
16.2 Touchscreen Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
16.3 ADC Operation in Power-Saving Modes . . . . . . . . . . . . . . . . . . . 85
3.1
CR16C CPU Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
16.4 Freeze. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.2
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
16.5 ADC Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
3.3
3.4
Input/Output Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
Bus Interface Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
17.0 Random Number Generator (RNG). . . . . . . . . . . . . . 90
3.5
Interrupt Control Unit (ICU). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
17.1 Freeze. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
3.6
Multi-Input Wake-up . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
17.2 Random Number Generator Register Set . . . . . . . . . . . . . . . . . . 91
3.7 Bluetooth LLC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 18.0 CAN Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
3.8
CAN Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.9
Quad UART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.10 Advanced Audio interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.11 CVSD/PCM Conversion Module. . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.12 12-bit Analog to Digital Converter. . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.13 Random Number Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
3.14 Microwire/SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.15 ACCESS.bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.16 Multi-Function Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.17 Timing and Watchdog Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.18 Versatile Timer Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.19 Triple Clock and Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.20 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.21 DMA Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.22 Serial Debug Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.23 Development Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
CPU Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.1
General-Purpose Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.2
Dedicated Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
5.3
Processor Status Register (PSR) . . . . . . . . . . . . . . . . . . . . . . . . . 16
5.4
Configuration Register (CFG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
5.5
Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
5.6
Stacks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
5.7
Instruction Set. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
te ^{Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24}
6.1
Operating Environment. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6.2
Bus Interface Unit (BIU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.3
Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.4
BIU Control Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
6.5
Wait and Hold States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
System Configuration Registers . . . . . . . . . . . . . . . 29
7.1
Module Configuration Register (MCFG) . . . . . . . . . . . . . . . . . . . . 29
7.2
Module Status Register (MSTAT). . . . . . . . . . . . . . . . . . . . . . . . . 30
7.3
Software Reset Register (SWRESET) . . . . . . . . . . . . . . . . . . . . . 30
Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
le ^8.1
Flash Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.2
Flash Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
8.3
Flash Memory Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
8.4
Information Block Words . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
8.5
Flash Memory Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . 35
DMA Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9.1
Channel Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9.2
Transfer Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
9.3
Operation Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
9.4
Software DMA Request . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
o 9.5
Debug Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
9.6
DMA Controller Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.1 Non-Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.2 Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
10.3 Interrupt Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
s ^{10.4 Maskable Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50}
10.5 Nested Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Triple Clock and Reset . . . . . . . . . . . . . . . . . . . . . . . 51
11.1 External Crystal Network . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
11.2 Main Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
11.3 Slow Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
11.4 PLL Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
b ^{11.5 System Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54}
11.6 Auxiliary Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
11.7 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
11.8 External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
11.9 Clock and Reset Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . 58
12.1 Active Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
12.2 Power Save Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
12.3 Idle Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
12.4 Halt Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
12.5 Hardware Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
O 12.6 Power Management Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
12.7 Switching Between Power Modes . . . . . . . . . . . . . . . . . . . . . . . . 61
19.0
20.0
21.0
22.0
23.0
24.0
25.0
26.0
27.0
28.0
29.0
18.1
18.2
18.3
18.4
18.5
18.6
18.7
18.8
18.9
18.10
18.11
18.12
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Basic CAN Concepts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Message Transfer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Acceptance Filtering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Receive Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
Transmit Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Time Stamp Counter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
Memory Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
CAN Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
System Start-Up and Multi-Input Wake-Up. . . . . . . . . . . . . . . . . 123
Usage Hint . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Advanced Audio Interface . . . . . . . . . . . . . . . . . . . . 126
19.1 Audio Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
19.2 Audio Interface Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
19.3 Bit Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
19.4 Frame Clock Generation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
19.5 Audio Interface Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
19.6 Communication Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
19.7 Audio Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
CVSD/PCM Conversion Module . . . . . . . . . . . . . . . 141
20.1 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
20.2 PCM Conversions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
20.3 CVSD Conversion. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
20.4 PCM to CVSD Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
20.5 CVSD to PCM Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
20.6 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
20.7 DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
20.8 Freeze. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
20.9 CVSD/PCM Converter Registers . . . . . . . . . . . . . . . . . . . . . . . . 143
UART Modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
21.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
21.2 UART Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
21.3 UART Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
21.4 Baud Rate Calculations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Microwire/SPI Interface . . . . . . . . . . . . . . . . . . . . . . 158
22.1 Microwire Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
22.2 Master Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
22.3 Slave Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
22.4 Interrupt Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
22.5 Microwire Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
ACCESS.bus Interface . . . . . . . . . . . . . . . . . . . . . . . 164
23.1 ACB Protocol Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
23.2 ACB Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
23.3 ACCESS.bus Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . 168
23.4 Usage Hints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Timing and Watchdog Module . . . . . . . . . . . . . . . . 175
24.1 TWM Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
24.2 Timer T0 Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
24.3 Watchdog Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
24.4 TWM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
24.5 Watchdog Programming Procedure . . . . . . . . . . . . . . . . . . . . . . 178
Multi-Function Timer . . . . . . . . . . . . . . . . . . . . . . . . 179
25.1 Timer Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
25.2 Timer Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
25.3 Timer Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
25.4 Timer I/O Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
25.5 Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
Versatile Timer Unit (VTU) . . . . . . . . . . . . . . . . . . . . 189
26.1 VTU Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
26.2 VTU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
Register Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
Register Bit Fields . . . . . . . . . . . . . . . . . . . . . . . . . . 213
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 224
29.1 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
29.2 DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
29.3 ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 225
29.4 Flash Memory On-Chip Programming . . . . . . . . . . . . . . . . . . . . 226
29.5 Output Signal Levels. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
29.6 Clock and Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
29.7 UART Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Multi-Input Wake-Up . . . . . . . . . . . . . . . . . . . . . . . . . 63
29.8 I/O Port Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
13.1 Multi-Input Wake-Up Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . 64
29.9 Advanced Audio Interface (AAI) Timing . . . . . . . . . . . . . . . . . . . 231
13.2 Programming Procedures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
29.10 Microwire/SPI Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
Input/Output Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
29.11 ACCESS.bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
29.12 Multi-Function Timer (MFT) Timing . . . . . . . . . . . . . . . . . . . . . . 241
14.1 Port Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
29.13 Versatile Timing Unit (VTU) Timing . . . . . . . . . . . . . . . . . . . . . . 242
14.2 Open-Drain Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
29.14 External Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Bluetooth Controller . . . . . . . . . . . . . . . . . . . . . . . . . 74 _{30.0 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . 249}
15.1 RF Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
30.1 LQFP-128 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
15.2 Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
30.2 LQFP-144 Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
15.3
15.4
LMX5251 Power-Up Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 78
LMX5252 Power-Up Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 78
31.0 Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
15.5 Bluetooth Sleep Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 32.0 Physical Dimensions . . . . . . . . . . . . . . . . . . . . . . . . 257
15.6 Bluetooth Global Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
15.7 Bluetooth Sequencer RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
15.8 Bluetooth Shared Data RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
www.national.com
2