PXB4219E Datasheet, PDF (9/290 Pages) Infineon Technologies AG – Interworking Element for 8 E1/T1 Lines

IWE8, V3.4
PXB 4219E, PXB 4220E, PXB 4221E
Table of Contents
Page
9.6.2
9.6.2.1
9.6.2.2
9.6.2.3
9.6.2.4
9.6.3
9.6.4
9.6.5
9.6.6
9.6.6.1
9.6.6.2
9.6.7
9.6.8
Framer Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Framer Interface in FAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
Framer Interface in GIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
Framer Interface in SYM Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
Framer Interface in EC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
UTOPIA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
IMA Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Clock Recovery Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Intel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Motorola Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
RAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
Boundary-Scan Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
10
Testmode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
10.1 Device Identification Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
10.2 Instruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
10.3 Boundary-Scan Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
11
Package Outlines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
12
12.1
12.2
12.3
12.4
12.4.1
12.4.2
Appendix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
ATM Adaptation Layer 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
Synchronous Residual Time Stamp SRTS . . . . . . . . . . . . . . . . . . . . . . . 278
Adaptive Clock Method ACM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
Channel Associated Signalling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
E1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
DS1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
13
Contacts for SRTS Patent Fee . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
14
Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
15
Bibliography . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
Data Sheet
9
2003-01-20