PXB4219E Datasheet, PDF (8/290 Pages) Infineon Technologies AG – Interworking Element for 8 E1/T1 Lines

IWE8, V3.4
PXB 4219E, PXB 4220E, PXB 4221E
Table of Contents
Page
7.47 Configuration Register Downstream of Port N (condN) . . . . . . . . . . . . . . 204
7.48 Interrupt Source of Port N (irsN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
7.49 Interrupt Mask of Port N (irmN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
7.50 Test Input of Port N (tsinN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
7.51 Configuration Register Upstream Direction of Port N (conuN) . . . . . . . . 209
7.52 Average Buffer Filling of Port N (avbN) . . . . . . . . . . . . . . . . . . . . . . . . . . 210
7.53 ACM Shift Factor of Port N (asfN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
7.54 Time of Initial Free Run of Port N (tiniN) . . . . . . . . . . . . . . . . . . . . . . . . . 212
7.55 Threshold Out of Lock Detection of Port N (tresh) . . . . . . . . . . . . . . . . . . 213
7.56 ICRC Parity Errors at Clock Recovery Interface (per) . . . . . . . . . . . . . . . 214
7.57 ICRC Synchronization Errors at Clock Recovery Interface (scri) . . . . . . 215
7.58 ICRC Clock Recovery Interface FIFO Overflow (crifo) . . . . . . . . . . . . . . 216
7.59 ICRC Version Register (icrcv) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
7.60 SRTS Receive FIFO Underflow of Port N (sruN) . . . . . . . . . . . . . . . . . . . 218
7.61 SRTS Receive FIFO Overflow of Port N (sroN) . . . . . . . . . . . . . . . . . . . . 219
7.62 SRTS Generator Reset of Port N (srrN) . . . . . . . . . . . . . . . . . . . . . . . . . 220
7.63 SRTS Invalid Value Processed of Port N (sriN) . . . . . . . . . . . . . . . . . . . . 221
7.64 ACM Data Too Late of Port N (atlN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
7.65 Out Of Lock Register of Port N (oolN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
7.66 Status Register of Port N (statN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
7.67 Test Output Register of Port N (tsoutN) . . . . . . . . . . . . . . . . . . . . . . . . . . 225
8
8.1
8.2
8.3
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
8.3.8
Application Hints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
Clock Concept . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
Translating AAL Statistics Counters into the ATMF CES Version 2 MIB . 228
Jitter Characteristics of the Internal Clock Recovery Circuit . . . . . . . . . . 230
ACM Jitter Tolerance in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
ACM Jitter Tolerance in T1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
SRTS Jitter Tolerance in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
SRTS Jitter Tolerance in T1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
ACM Jitter Transfer in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236
ACM Jitter Transfer in T1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
SRTS Jitter Transfer in E1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
SRTS Jitter Transfer in T1 Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
9
9.1
9.2
9.3
9.4
9.5
9.6
9.6.1
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
Operating Range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Thermal Package Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Capacitances . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Clock and Reset Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
Data Sheet
8
2003-01-20