PXB4219E Datasheet, PDF (7/290 Pages) Infineon Technologies AG – Interworking Element for 8 E1/T1 Lines

IWE8, V3.4
PXB 4219E, PXB 4220E, PXB 4221E
Table of Contents
Page
7.5
OAM-Counter Enable Register for AAL Ports (caal) . . . . . . . . . . . . . . . . 158
7.6
Byte-Pattern Register bp3 and bp2 (bp32) . . . . . . . . . . . . . . . . . . . . . . . 159
7.7
Byte-Pattern Register bp1 and bp0 (bp10) . . . . . . . . . . . . . . . . . . . . . . . 160
7.8
ATM Control Register (atmc) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
7.9
RX Idle/Unassigned Cell Control Register (rxid) . . . . . . . . . . . . . . . . . . . 162
7.10 TX Idle/Unassigned Cell Control Register (txid) . . . . . . . . . . . . . . . . . . . 163
7.11 Loopback Control Register (lpbc) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
7.12 Cell Fill Register for Partially Filled Cells (cfil) . . . . . . . . . . . . . . . . . . . . . 165
7.13 Interrupt Mask Register 1 (imr1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
7.14 Timer Enable Register (time) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
7.15 Cell Delineation FSM Status Register (cdfs) . . . . . . . . . . . . . . . . . . . . . . 168
7.16 Version Register (vers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
7.17 Clock Monitor Register (ckmo) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
7.18 Interrupt Status Register 1 (isr1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
7.19 Extended Interrupt Status 1 Register (eis1) . . . . . . . . . . . . . . . . . . . . . . . 173
7.20 Extended Interrupt Status 2 Register (eis2) . . . . . . . . . . . . . . . . . . . . . . . 174
7.21 Extended Interrupt Status 3 Register (eis3) . . . . . . . . . . . . . . . . . . . . . . . 175
7.22 Extended Interrupt Status 4 Register (eis4) . . . . . . . . . . . . . . . . . . . . . . . 176
7.23 Interrupt Status Register 2 (isr2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
7.24 Operation Mode Register (opmo) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
7.25 FT Clock Select Register (ftcs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
7.26 Cell Filter VCI Pattern 1 Register (cfvp1) . . . . . . . . . . . . . . . . . . . . . . . . . 181
7.27 Cell Filter VCI Mask 1 Register (cfvm1) . . . . . . . . . . . . . . . . . . . . . . . . . . 182
7.28 Cell Filter VCI Pattern 2 Register (cfvp2) . . . . . . . . . . . . . . . . . . . . . . . . . 183
7.29 Cell Filter VCI Mask 2 Register (cfvm2) . . . . . . . . . . . . . . . . . . . . . . . . . . 184
7.30 Cell Filter Payload Type Register (cfpt) . . . . . . . . . . . . . . . . . . . . . . . . . . 185
7.31 Command Register (cmd) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
7.32 Cell Filter Read Pointer Register (cfrp) . . . . . . . . . . . . . . . . . . . . . . . . . . 187
7.33 Threshold Register (thrshld) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
7.34 UTOPIA Configuration Register (utconf) . . . . . . . . . . . . . . . . . . . . . . . . . 189
7.35 CAS 1 Register (cas1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
7.36 CAS 2 Register (cas2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
7.37 CAS 3 Register (cas3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
7.38 Threshold Register for Ports 0 and 1 (thrsp01) . . . . . . . . . . . . . . . . . . . . 194
7.39 Threshold Register for Ports 2 and 3 (thrsp23) . . . . . . . . . . . . . . . . . . . . 195
7.40 Threshold Register for Ports 4 and 5 (thrsp45) . . . . . . . . . . . . . . . . . . . . 196
7.41 Threshold Register for Ports 6 and 7 (thrsp67) . . . . . . . . . . . . . . . . . . . . 197
7.42 Extended Interrupt Status 0 Register (eis0) . . . . . . . . . . . . . . . . . . . . . . . 198
7.43 LCD Timer Register (lcdtimer) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
7.44 Interrupt Source Register (irs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
7.45 Interrupt Mask (irm) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
7.46 Internal Clock Recovery Circuit Configuration Register (icrcconf) . . . . . . 202
Data Sheet
7
2003-01-20