MC68HC08AS20 Datasheet, PDF (25/386 Pages) Freescale Semiconductor, Inc – M68HC08 Microcontrollers

Table
Title
Page
18-6 SPI Master Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . 303
19-1 Mux Channel Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313
19-2 ADC Clock Divide Ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
20-1
20-2
20-3
20-4
20-5
20-6
BDLC Input/Output (I/O) Register Summary . . . . . . . . . . . . 321
BDLC J1850 Bus Error Summary. . . . . . . . . . . . . . . . . . . . . 345
BDLC Transceiver Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . 348
BDLC Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .350
BDLC Transmit In-Frame Response
Control Bit Priority Encoding . . . . . . . . . . . . . . . . . . . . . . 354
BDLC Interrupt Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
23-1 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
MC68HC08AS20 — Rev. 4.1
Freescale Semiconductor
Advance Information
25