PXB4340E Datasheet, PDF (4/185 Pages) Infineon Technologies AG – ICs for Communications

3;%  (
7DEOH RI &RQWHQWV
3DJH
3.2.3
3.3
3.3.1
3.3.2
3.3.3
3.3.4
3.4
3.4.1
3.4.2
3.4.3
3.4.4
3.4.5
3.4.6
3.4.7
3.4.8
3.5
3.5.1
3.5.2
3.5.3
3.5.4
3.5.5
3.5.6
3.5.7
3.5.8
3.5.9
3.5.10
3.5.11
3.5.12
3.5.13
3.5.14
3.5.15
3.5.16
3.6
3.6.1
3.6.2
3.6.3
3.6.4
3.6.5
3.7
3.7.1
3.7.2
3.7.3
3.7.4
3.7.5
3.7.6
3.7.7
3.8
3.8.1
Cell Filter 1 and 2 Registers (CTRxy, MRxy) . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Transmit / Receive Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Transmit Cell Header Registers (TXR0..2) . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Transmit Cell Payload Registers (TXR3..TXR26) . . . . . . . . . . . . . . . . . . . . . . 68
Transmission Command Register (TMCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Receive Cell Buffer Read Register (RXRCEL) . . . . . . . . . . . . . . . . . . . . . . . . 70
Performance Monitoring Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . 71
Upstream Maximum Lost cells (UMLOST) . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Upstream Maximum Misinserted cells (UMMISINS) . . . . . . . . . . . . . . . . . . . . 71
Upstream Maximum Lost CLP0 cells (UMLOST0) . . . . . . . . . . . . . . . . . . . . . . . 71
Upstream Maximum Errors (UMERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Downstream Maximum Lost cells (DMLOST) . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Downstream Maximum Misinserted cells (DMMISINS) . . . . . . . . . . . . . . . . . . . 72
Downstream Maximum Lost CLP0 cells (DMLOST0) . . . . . . . . . . . . . . . . . . . . 72
Downstream Maximum Errors (DMERR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Scan Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
DMA Write Register 15..0 (DWDRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
DMA Write Register 31..16 (DWDRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
DMA Mask Register 15..0 (DMRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
DMA Mask Register High 31..16 (DMRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
PHY Error Indication 15..0 (PHYERRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
PHY Error Indication 23..16 (PHYERRH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
DMA Read Register (DMAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
DMA Configuration Register (DCONF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Time Constant Register 0 (SCCONF0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Time Constant Register 1 (SCCONF1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Time Constant Register 2 (SCCONF2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
SCAN Command Register (SCCONF3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Lower Boundary of LCI Range (SCCONF4) . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Upper Boundary of LCI Range (SCCONF5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
SCAN Status Register (SCSTAT0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Currently Processed LCI (SCSTAT1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt and Interrupt Mask Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Interrupt Status Register 0 (ISR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Interrupt Status Register 1 (ISR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Interrupt Mask Register 0 (IMR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Interrupt Mask Register 1 (IMR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Cell Insertion Fault Register low and high (CIFL and CIFH) . . . . . . . . . . . . . . . 85
UTOPIA Interface Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
UTOPIA Configuration Register 0 (UTCONF0) . . . . . . . . . . . . . . . . . . . . . . . . . 87
UTOPIA Configuration Register 1 (UTCONF1) . . . . . . . . . . . . . . . . . . . . . . . . . 88
Upstream Port Enable low and high (UPRTENL and UPRTENH) . . . . . . . . . . . 89
Downstream Port Enable low and high (DPRTENL and DPRTENH) . . . . . . . . . 89
OAM Cell Insertion Threshold Upstream (OAMTHRU) . . . . . . . . . . . . . . . . . . . 90
OAM Cell Insertion Threshold Downstream (OAMTHRD) . . . . . . . . . . . . . . . . . 91
Backpressure Threshold Downstream (BPTHRD) . . . . . . . . . . . . . . . . . . . . . . . 91
Miscellaneous Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
RAM Type Select Register (MISC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Data Sheet
0-4
04.2000