C515C_9711 Datasheet, PDF (268/268 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C515C
TRIO. . . . . . . . . . . . . . . . . . . . . . 3-15, 6-75
TSEG1 . . . . . . . . . . . . . . . . . . . . 3-18, 6-87
TSEG2 . . . . . . . . . . . . . . . . . . . . 3-18, 6-87
TXD . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-48
TxD. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
TXDC . . . . . . . . . . . . . . . . . . . . 3-17, 6-112
TXIE . . . . . . . . . . . . . . . . . . . . . . 3-18, 6-92
TXOK . . . . . . . . . . . . . . . . . . . . . 3-18, 6-84
TXRQ . . . . . . . . . . . . . . . . . . . . . 3-18, 6-93
U
UAR0 . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-95
UAR1 . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-95
UGML0 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-89
UGML1 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-89
UMLM0. . . . . . . . . . . . . . . . 3-13, 3-18, 6-90
UMLM1. . . . . . . . . . . . . . . . 3-13, 3-18, 6-90
Unprotected ROM verifiy timimg . . . . . 4-10
V
Version bytes . . . . . . . . . . . . . . . . . . . 10-11
Version registers . . . . . . . . . . . . . . . . 10-11
VR0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
VR1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
VR2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
W
Watchdog timer . . . . . . . . . . . . . . 8-1 to 8-5
Block diagram . . . . . . . . . . . . . . . . . . . 8-1
Control/status flags . . . . . . . . . . . . . . . 8-3
Input clock selection . . . . . . . . . . . . . . 8-2
Refreshing of the WDT . . . . . . . . . . . . 8-5
Reset operation . . . . . . . . . . . . . . . . . 8-5
Starting of the WDT . . . . . . . . . . . . . . 8-4
Time-out periods. . . . . . . . . . . . . . . . . 8-2
WCEN . . . . . . . . . . . . . . . . . 3-16, 6-73, 7-7
WCOL. . . . . . . . . . . . . . . . . 3-16, 6-74, 7-13
WDT . . . . . . . . . . . . . . . . . . . . . . . 3-16, 8-3
WDTPSEL . . . . . . . . . . . . . . . . . . 3-15, 8-2
WDTREL . . . . . . . . . . . . . . . 3-14, 3-15, 8-2
WDTS. . . . . . . . . . . . . . . . . . . . . . 3-16, 8-3
WR . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
WS . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-2
X
XMAP0 . . . . . . . . . . . . . . . . . . . . . 3-3, 3-16
XMAP1 . . . . . . . . . . . . . . . . . . . . . 3-3, 3-16
XPAGE . . . . . . . . . . . . . . . . . 3-5, 3-12, 3-15
XRAM operation . . . . . . . . . . . . . . . . . . . 3-3
Access control . . . . . . . . . . . . . . . . . . 3-3
Accessing through DPTR. . . . . . . . . . 3-5
Accessing through R0/R1 . . . . . . . . . 3-5
Behaviour of P2/P0 . . . . . . . . . . . . . . 3-9
Reset operation . . . . . . . . . . . . . . . . . 3-9
Table - P0/P2 during MOVX instr. . . 3-10
XPAGE register . . . . . . . . . . . . . . . . . 3-5
Use of P2 as I/O port . . . . . . . . . . . 3-8
Write page address to P2 . . . . . . . . 3-6
Write page address to XPAGE . . . . 3-7
XTD . . . . . . . . . . . . . . . . . . 3-18, 6-77, 6-96
Semiconductor Group
12-6
1997-11-01