English
Language : 

C515C_9711 Datasheet, PDF (265/268 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller
Index
C515C
IE0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IE1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IEN0 . . . . . . 3-12, 3-14, 3-16, 6-34, 7-5, 8-3
IEN1 3-12, 3-14, 3-16, 6-34, 6-118, 7-6, 8-3
IEN2 . . . . . . . . . . . . . . . . . . . 3-12, 3-16, 7-7
IEX2 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
IEX3 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
IEX4 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
IEX5 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
IEX6 . . . . . . . . . . . . . . . . . . 3-16, 7-10, 7-10
INIT. . . . . . . . . . . . . . . . . . . . . . . 3-18, 6-83
INT0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
INT1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
INT2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT3 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT4 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT5 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT6 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
INT8 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . 7-1
Block diagram . . . . . . . . . . . . . . 7-2 to 7-4
Enable registers . . . . . . . . . . . . 7-5 to 7-7
External interrupts. . . . . . . . . . . . . . . 7-18
Handling procedure . . . . . . . . . . . . . 7-16
Priority registers . . . . . . . . . . . . . . . . 7-14
Priority within level structure . . . . . . . 7-15
Request flags . . . . . . . . . . . . . 7-8 to 7-13
Response time . . . . . . . . . . . . . . . . . 7-20
Sources and vector addresses . . . . . 7-17
INTID . . . . . . . . . . . . . . . . . . . . . 3-18, 6-86
INTPND . . . . . . . . . . . . . . . . . . . 3-18, 6-92
IP0 . . . . . . . 3-12, 3-14, 3-16, 7-14, 8-3, 8-6
IP1 . . . . . . . . . . . . . . . 3-12, 3-16, 6-4, 7-14
IR . . . . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-86
IRCON . . . . . 3-12, 3-16, 6-34, 6-118, 7-10
IT0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IT1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
L
LAR0 . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-95
LAR1 . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-95
LEC0 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-85
LEC1 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-85
LEC2 . . . . . . . . . . . . . . . . . . . . . 3-18, 6-85
LGML0 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-89
LGML1 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-89
LMLM0 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-90
LMLM1 . . . . . . . . . . . . . . . . 3-13, 3-18, 6-90
Logic symbol . . . . . . . . . . . . . . . . . . . . . 1-3
LOOPB . . . . . . . . . . . . . . . . . . . 3-15, 6-75
LSBSM. . . . . . . . . . . . . . . . . . . . 3-15, 6-75
M
M0 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-24
M1 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-24
MCFG . . . . . . . . . . . . . . . . 3-13, 3-18, 6-96
MCR0. . . . . . . . . . . . . . . . . 3-13, 3-18, 6-92
MCR1. . . . . . . . . . . . . . . . . 3-13, 3-18, 6-92
Memory organization . . . . . . . . . . . . . . . 3-1
Data memory . . . . . . . . . . . . . . . . . . . 3-2
General purpose registers . . . . . . . . . 3-2
Memory map . . . . . . . . . . . . . . . . . . . 3-1
Program memory . . . . . . . . . . . . . . . . 3-2
MSGLST . . . . . . . . . . . . . . . . . . 3-18, 6-93
MSGVAL . . . . . . . . . . . . . . . . . . 3-18, 6-92
MSTR. . . . . . . . . . . . . . . . . . . . . 3-15, 6-71
MX0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
MX1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
MX2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
MX2-0 . . . . . . . . . . . . . . . . . . . . . . . . 6-116
N
NEWDAT . . . . . . . . . . . . . . . . . . 3-18, 6-93
O
Oscillator operation . . . . . . . . . . . 5-6 to 5-7
External clock source . . . . . . . . . . . . . 5-7
On-chip oscillator circuitry . . . . . . . . . 5-7
Recommended oscillator circuit . . . . . 5-6
Oscillator watchdog . . . . . . . . . . . 8-6 to 8-8
Behaviour at reset . . . . . . . . . . . . . . . 5-4
Block diagram . . . . . . . . . . . . . . . . . . 8-7
OTP memory of the C515C-8E . . . . . . . . . .
10-1 to 10-11
Access mode selection . . . . . . . . . . 10-6
Basic mode selection . . . . . . . . . . . . 10-5
Lock bit access. . . . . . . . . . . . . . . . . 10-9
Pin configuration . . . . . . . . . . . . . . . 10-2
Pin definitions and functions . 10-3, 10-4
Program/read operation . . . . . 10-7, 10-8
Programming mode . . . . . . . . . . . . . 10-1
Version byte access . . . . . . . . . . . . 10-11
OV . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-17
OWDS . . . . . . . . . . . . . . . . . . . . . 3-16, 8-6
P
P . . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-17
P0 . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-15
Semiconductor Group
12-3
1997-11-01