C515C_9711 Datasheet, PDF (267/268 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C515C
SIE . . . . . . . . . . . . . . . . . . . . . . . 3-18, 6-83
SJW . . . . . . . . . . . . . . . . . . . . . . 3-18, 6-87
SLS. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
SM0 . . . . . . . . . . . . . . . . . . 3-15, 6-50, 6-50
SM1 . . . . . . . . . . . . . . . . . . 3-15, 6-50, 6-50
SM2 . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-50
SMOD. . . . . . . . . . . . . . . . . . . . . 3-15, 6-51
SP. . . . . . . . . . . . . . . . . . . . . . . . 3-12, 3-15
Special Function Registers. . . . . . . . . . 3-11
Access with RMAP . . . . . . . . . . . . . . 3-11
CAN registers - address ordered
. . . . . . . . . . . . . . . . . . . . . 3-18 to 3-19
Table - address ordered . . . . 3-15 to 3-17
Table - functional order. . . . . 3-12 to 3-14
SR . . . . . . . . . . . . . . . . . . . 3-13, 3-18, 6-84
SRB . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-75
SRELH . . . . . . . . . . . . . . . . 3-13, 3-16, 6-54
SRELL . . . . . . . . . . . . . . . . 3-13, 3-16, 6-54
SRI . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
SSCCON . . . . . . . . . . . . . . 3-14, 3-15, 6-71
SSCMOD . . . . . . . . . . . . . . 3-14, 3-15, 6-75
STB . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-75
STO . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
SWDT. . . . . . . . . . . . . . . . . . . . . . 3-16, 8-3
Synchronous serial interface (SSC) . . . . . . .
6-65 to 6-75
Baudrate generation . . . . . . . . . . . . . 6-67
Block diagram . . . . . . . . . . . . . . . . . . 6-65
General operation . . . . . . . . . . . . . . . 6-66
Master mode timing . . . . . . . . . . . . . 6-69
Master/slave mode . . . . . . . . . . . . . . 6-68
Registers. . . . . . . . . . . . . . . . 6-71 to 6-75
Slave mode timing . . . . . . . . . . . . . . 6-70
Write collision detection . . . . . . . . . . 6-67
SYSCON
. . . 3-3, 3-11, 3-12, 3-16, 4-4, 6-4, 6-109
System clock output . . . . . . . . . . . 5-8 to 5-9
T
T0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
T1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
T2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
T2CM . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
T2CON . . . . . . . 3-12, 3-14, 3-16, 6-32, 7-9
T2EX . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
T2I0 . . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
T2I1 . . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
T2PS . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
T2R0 . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
T2R1 . . . . . . . . . . . . . . . . . . . . . 3-16, 6-32
TB8 . . . . . . . . . . . . . . . . . . 3-15, 6-49, 6-50
TC . . . . . . . . . . . . . . . . . . . 3-16, 6-74, 7-13
TCEN . . . . . . . . . . . . . . . . . . 3-16, 6-73, 7-7
TCON. . . . . . . . . 3-12, 3-14, 3-15, 6-23, 7-8
TEN . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-71
TEST . . . . . . . . . . . . . . . . . . . . . 3-18, 6-83
TF0 . . . . . . . . . . . . . . . . . . . 3-15, 6-23, 7-8
TF1 . . . . . . . . . . . . . . . . . . . 3-15, 6-23, 7-8
TF2 . . . . . . . . . . . . . . . . . . 3-16, 6-34, 7-10
TH0 . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-22
TH1 . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-22
TH2 . . . . . . . . . . . . . . . . . . 3-14, 3-17, 6-33
TI . . . . . . . . . . . . . . . 3-15, 6-49, 6-50, 7-12
Timer/counter. . . . . . . . . . . . . . . . . . . . 6-21
Timer/counter 0 and 1 . . . . . 6-21 to 6-28
Mode 0, 13-bit timer/counter. . . . . 6-25
Mode 1, 16-bit timer/counter. . . . . 6-26
Mode 2, 8-bit rel. timer/counter. . . 6-27
Mode 3, two 8-bit timer/counter . . 6-28
Registers . . . . . . . . . . . . . 6-22 to 6-24
Timer/counter 2 . . . . . . . . . . 6-29 to 6-47
Block diagram. . . . . . . . . . . . . . . . 6-30
Capture function . . . . . . . . 6-46 to 6-47
Compare function . . . . . . . 6-38 to 6-43
Compare mode 0 . . . . . . . 6-38 to 6-41
Compare mode 1 . . . . . . . 6-42 to 6-43
Compare mode interrupts. . . . . . . 6-44
General operation. . . . . . . . . . . . . 6-36
Port functions . . . . . . . . . . . . . . . . 6-29
Registers . . . . . . . . . . . . . 6-31 to 6-35
Reload configuration. . . . . . . . . . . 6-37
Timings
Data memory read cycle . . . . . . . . 11-11
Data memory write cycle . . . . . . . . 11-12
External clock timing . . . . . . . . . . . 11-12
Program memory read cycle . . . . . 11-11
ROM verification mode 1 . . . . . . . . 11-18
ROM verification mode 2 . . . . . . . . 11-19
SSC timing . . . . . . . . . . . . . . . . . . . 11-13
TL0. . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-22
TL1. . . . . . . . . . . . . . . . . . . 3-14, 3-15, 6-22
TL2. . . . . . . . . . . . . . . . . . . 3-14, 3-17, 6-33
TMOD . . . . . . . . . . . . . . . . 3-14, 3-15, 6-24
TR0 . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-23
TR1 . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-23
Semiconductor Group
12-5
1997-11-01