PXF4333 Datasheet, PDF (8/361 Pages) Infineon Technologies AG – ABM 3G ATM Buf fer Manager

ABM-3G
PXF 4333 V1.1
Table of Contents
Page
5.2.5
5.2.6
5.3
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.4
5.4.1
5.5
5.6
5.6.1
5.6.2
UTOPIA Master Mode Polling Scheme (Backplane side) . . . . . . . . . . 134
UTOPIA Cell Format (Backplane side) . . . . . . . . . . . . . . . . . . . . . . . . 135
MPI: Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Intel Style Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Intel Style Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Motorola Style Write Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
Motorola Style Read Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Interrupt Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
External RAM Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
RAM Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Test Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Clock and Reset Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Clocking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
6
Memory Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
7
7.1
7.2
7.2.1
7.2.2
7.2.3
7.2.4
7.2.5
7.2.6
7.2.7
7.2.8
7.2.9
7.2.10
7.2.11
7.2.12
7.2.13
7.2.14
7.2.15
7.2.16
7.2.17
7.2.18
7.2.19
7.2.20
7.2.21
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Overview of the ABM-3G Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . 143
Detailed Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Cell Flow Test Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
SDRAM Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
Cell Insertion/Extraction and AAL5 Control Registers . . . . . . . . . . . . . 158
Buffer Occupation Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . 174
Buffer Threshold and Occupation Capture Registers . . . . . . . . . . . . . 176
Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
Backpressure Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
LCI Table Transfer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
Traffic Class Table Transfer Registers . . . . . . . . . . . . . . . . . . . . . . . . 195
Queue Configuration Table Transfer Registers . . . . . . . . . . . . . . . . . . 211
Scheduler Block Occupancy Table Transfer Registers . . . . . . . . . . . . 223
Merge Group Table Transfer Registers . . . . . . . . . . . . . . . . . . . . . . . . 230
Mask Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
Rate Shaper CDV Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
Queue Parameter Table Mask Registers . . . . . . . . . . . . . . . . . . . . . . 240
Scheduler Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Queue Parameter Table Transfer Registers . . . . . . . . . . . . . . . . . . . . 247
Scheduler Block Configuration Table Transfer/Mask Registers
SDRAM Refresh Registers
UTOPIA Port Select of Common Real Time Queue Registers 257
Scheduler Block Enable Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
Common Real Time Queue Rate Registers . . . . . . . . . . . . . . . . . . . . 278
AVT Table Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
Data Sheet
8
2001-12-17