PXF4333 Datasheet, PDF (5/361 Pages) Infineon Technologies AG – ABM 3G ATM Buf fer Manager

ABM-3G
PXF 4333 V1.1
Table of Contents
Page
1
1.1
1.1.1
1.1.2
1.1.3
1.1.4
1.1.5
1.2
1.3
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Queueing Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Scheduling Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Supervision Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.3.8
2.3.9
2.3.10
2.3.11
2.3.12
2.3.13
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Pin Diagram with Functional Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Common System Clock Supply (3 pins) . . . . . . . . . . . . . . . . . . . . . . . . 27
UTOPIA Receive Interface Upstream (Master/Slave) (32 pins) . . . . . . 28
UTOPIA Transmit Interface Downstream (Master/Slave) (32 pins) . . . . 29
UTOPIA Receive Interface Downstream (Master/Slave) (32 pins) . . . . 31
UTOPIA Transmit Interface Upstream (Master/Slave) (32 pins) . . . . . . 32
Microprocessor Interface (32 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Cell Storage RAM Upstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . . . 35
Cell Storage RAM Downstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . 37
Common Up- and Downstream Cell Pointer RAM (42 pins) . . . . . . . . . 39
JTAG Boundary Scan (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Production Test (2 pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Supply (74 VSS, 32 VDD33 and 14 VDD18 pins) . . . . . . . . . . . . . . . . . 41
Unconnected (13 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3
3.1
3.1.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.5.1
3.2.5.2
3.2.5.3
3.2.5.4
3.2.6
3.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Throughput and Speedup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Functional Block Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Cell Handler (Upstream/Downstream) . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Buffer Manager and Queue Scheduler (Overview) . . . . . . . . . . . . . . . . 46
AAL5 Assistant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Internal Address Reduction Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Clocking System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Clocking System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
DPLL Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Programming Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
Initialization Phase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Reset System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
System Integration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Data Sheet
5
2001-12-17