HYB18T512400AF Datasheet, PDF (113/117 Pages) Infineon Technologies AG – 512-Mbit DDR2 SDRAM

HYB18T512[40/80/16]0AF–[3/3S/3.7/5]
512-Mbit DDR2 SDRAM
AC Timing Measurement Conditions
Table 61 Derating Values for Data Setup and Hold Time of Single-ended DQS (DDR2-400 & -533)
DQS, DQS Single-ended Slew Rate¹⁾²⁾
2.0 V/ns 1.5 V/ns 1.0 V/ns 0.9 V/ns 0.8 V/ns 0.7 V/ns 0.6 V/ns 0.5 V/ns 0.4 V/ns
∆
t_DS1
∆
t_DH1
∆
t_DS1
∆
t_DH1
∆
t_DS1
∆∆∆∆∆∆ ∆ ∆ ∆ ∆ ∆ ∆ ∆
t_DH1 t_DS1 t_DH1 t_DS1 t_DH1 t_DS1 t_DH1 t_DS1 t_DH1 t_DS1 t_DH1 t_DS1 t_DH1
2.0 +188 +188 +167 +146 +125 +63 — — — — — — — — — — — —
1.5 +146 +167 +125 +125 +83 +42 +81 +43 — — — — — — — — — —
1.0 +63 +125 +42 +83 0 0 -2 +1 -7 -13 — — — — — — — —
0.9 — — +31 [phone] -29 -45 — — — — — —
0.8 — — — — -25 -31 -27 -30 -32 -44 -43 -62 -60 –86 — — — —
0.7 — — — — — — -45 -53 -50 -67 -61 -85 -78 -109 -108 -152 — —
0.6 — — — — — — — — -74 -96 -85 -114 -102 -138 -132 -181 -183 -246
0.5 — — — — — — — — — — -128 -156 -145 -180 -175 -223 -226 -288
0.4 — — — — — — — — — — — — -210 -243 -240 -286 -291 -351
1) All units in ps.
2) For all input signals t_DS1(total) = t_DS1(base) + ∆t_DS1 and t_DH1(total) = t_DH1(base) + ∆t_DH1
Data Sheet
113
Rev. 1.3, 2005-01
09112003-SDM9-IQ3P