|
39K30 Datasheet, PDF (71/86 Pages) Cypress Semiconductor – CPLDs at FPGA DensitiesTM | |||
|
◁ |
Table 14. 484 FBGA Pin Table (continued)
Pin
K7
K8
K9
K10
K11
K12
K13
K14
K15
K16
K17
K18
K19
K20
K21
K22
L1
L2
L3
L4[19]
L5[19]
L6[19]
L7
L8
L9
L10
L11
L12
L13
L14
L15
L16
L17[19]
L18[19]
L19[19]
L20
L21
L22
M1
M2
M3
M4
M5
M6[19]
CY39050
IO/VREF0
NC
GCTL0
GND
GND
GND
GND
GCTL1
NC
IO/VREF5
VCCIO5
NC
NC
NC
NC
NC
GND
IO0
IO0
IO0
IO0
IO0
IO/VREF0
NC
GCLK0
GND
GND
GND
GND
GCLK1
NC
IO/VREF5
IO5
IO5
IO5
IO5
NC
GND
GND
NC
IO1
IO1
NC
IO1
Document #: 38-03039 Rev. *H
CY39100
IO/VREF0
IO0
GCTL0
GND
GND
GND
GND
GCTL1
IO5
IO/VREF5
VCCIO5
VCC
IO5
IO5
IO5
NC
GND
IO0
IO0
IO0
IO0
IO0
IO/VREF0
IO0
GCLK0
GND
GND
GND
GND
GCLK1
IO5
IO/VREF5
IO5
IO5
IO5
IO5
IO5
GND
GND
IO1
IO1
IO1
IO1
IO1
Delta39K⢠ISRâ¢
CPLD Family
CY39165
IO/VREF0
IO0
GCTL0
GND
GND
GND
GND
GCTL1
IO5
IO/VREF5
VCCIO5
VCC
IO5
IO5
IO5
IO5
GND
IO0
IO0
IO0
IO0
IO0
IO/VREF0
IO0
GCLK0
GND
GND
GND
GND
GCLK1
IO5
IO/VREF5
IO5
IO5
IO5
IO5
IO5
GND
GND
IO1
IO1
IO1
IO1
IO1
CY39200
IO/VREF0
IO0
GCTL0
GND
GND
GND
GND
GCTL1
IO5
IO/VREF5
VCCIO5
VCC
IO5
IO5
IO5
IO5
GND
IO0
IO0
IO0
IO0
IO0
IO/VREF0
IO0
GCLK0
GND
GND
GND
GND
GCLK1
IO5
IO/VREF5
IO5
IO5
IO5
IO5
IO5
GND
GND
IO1
IO1
IO1
IO1
IO1
Page 71 of 86
|
▷ |