SM320LF2407-EP Datasheet, PDF (106/112 Pages) Texas Instruments – 
DSP CONTROLLERS

SM320LF2407AĆEP
DSP CONTROLLERS
SGUS036B − JULY 2003 − REVISED OCTOBER 2003
peripheral register description (continued)
Table 18. LF240xA DSP Peripheral Register Description (Continued)
ADDR
BIT 15
BIT 7
—
07500h
T3TOADC(0)
D15
07501h
D7
D15
07502h
D7
D15
07503h
D7
07504h
FREE
—
D15
07505h
D7
D15
07506h
D7
D15
07507h
D7
07508h
FREE
T4SWT3
07509h
to
07510h
07511h
CENABLE
—
07512h
SVRDIR
07513h
CMP10ACT1
07514h
07515h
—
EDBT3
07516h
D15
07517h
D7
D15
07518h
D7
D15
07519h
D7
0751Ah
to
0751Fh
BIT 14
BIT 13
BIT 12
BIT 11
BIT 10
BIT 9
BIT 8
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS − EVB
T4STAT
T3STAT
—
T4TOADC
T3TOADC(1)
TCOMPOEB
—
T4PIN
T3PIN
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
—
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT3PR
Reserved
FULL AND SIMPLE COMPARE UNIT REGISTERS− EVB
CLD1
CLD0
SVENABLE ACTRLD1
ACTRLD0 FCOMPOEB
—
—
D2
CMP10ACT0
D1
CMP9ACT1
—
EDBT2
—
EDBT1
D14
D13
D6
D5
D14
D13
D6
D5
D14
D13
D6
D5
—
—
Reserved
D0
CMP9ACT0
CMP12ACT1
CMP8ACT1
Reserved
—
DBT3
DBTPS2
DBTPS1
Reserved
D12
D11
D4
D3
D12
D11
D4
D3
D12
D11
D4
D3
—
CMP12ACT0
CMP8ACT0
DBT2
DBTPS0
D10
D2
D10
D2
D10
D2
—
CMP11ACT1
CMP7ACT1
DBT1
—
D9
D1
D9
D1
D9
D1
PDPINTB
STATUS
—
CMP11ACT0
CMP7ACT0
DBT0
—
D8
D0
D8
D0
D8
D0
Reserved
REG
GPTCONB
T3CNT
T3CMPR
T3PR
T3CON
T4CNT
T4CMPR
T4PR
T4CON
COMCONB
ACTRB
DBTCONB
CMPR4
CMPR5
CMPR6
Indicates change with respect to the F243/F241, C242 device register maps.
106
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251−1443