SM320LF2407-EP Datasheet, PDF (104/112 Pages) Texas Instruments – 
DSP CONTROLLERS

SM320LF2407AĆEP
DSP CONTROLLERS
SGUS036B − JULY 2003 − REVISED OCTOBER 2003
peripheral register description (continued)
Table 18. LF240xA DSP Peripheral Register Description (Continued)
ADDR
BIT 15
BIT 7
—
07400h
T1TOADC(0)
D15
07401h
D7
D15
07402h
D7
D15
07403h
D7
07404h
FREE
—
D15
07405h
D7
D15
07406h
D7
D15
07407h
D7
07408h
FREE
T2SWT1
07409h
to
07410h
07411h
07412h
07413h
07414h
07415h
07416h
07417h
07418h
07419h
0741Ah
to
0741Fh
CENABLE
—
SVRDIR
CMP4ACT1
—
EDBT3
D15
D7
D15
D7
D15
D7
BIT 14
BIT 13
BIT 12
BIT 11
BIT 10
BIT 9
BIT 8
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS − EVA
T2STAT
T1STAT
—
T2TOADC
T1TOADC(1)
TCOMPOE
—
T2PIN
T1PIN
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
—
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
Illegal
FULL AND SIMPLE COMPARE UNIT REGISTERS − EVA
CLD1
CLD0
SVENABLE ACTRLD1
ACTRLD0 FCOMPOE
—
D2
CMP4ACT0
—
EDBT2
D14
D6
D14
D6
D14
D6
—
D1
CMP3ACT1
—
EDBT1
D13
D5
D13
D5
D13
D5
—
—
Illegal
D0
CMP3ACT0
CMP6ACT1
CMP2ACT1
Illegal
—
DBT3
DBTPS2
DBTPS1
Illegal
D12
D11
D4
D3
D12
D11
D4
D3
D12
D11
D4
D3
—
CMP6ACT0
CMP2ACT0
DBT2
DBTPS0
D10
D2
D10
D2
D10
D2
—
CMP5ACT1
CMP1ACT1
DBT1
—
D9
D1
D9
D1
D9
D1
PDPINTA
STATUS
—
CMP5ACT0
CMP1ACT0
DBT0
—
D8
D0
D8
D0
D8
D0
Illegal
REG
GPTCONA
T1CNT
T1CMPR
T1PR
T1CON
T2CNT
T2CMPR
T2PR
T2CON
COMCONA
ACTRA
DBTCONA
CMPR1
CMPR2
CMPR3
Indicates change with respect to the F243/F241, C242 device register maps.
104
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251−1443