PXF4336 Datasheet, PDF (5/425 Pages) Infineon Technologies AG – ABM Premium ATM Buf fer Manager

ABM-P
PXF 4336 V1.1
Table of Contents
Page
1
1.1
1.1.1
1.1.2
1.1.3
1.1.4
1.1.5
1.2
1.3
Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Queueing Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Scheduling Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Supervision Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Logic Symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2
2.1
2.2
2.3
2.3.1
2.3.2
2.3.3
2.3.4
2.3.5
2.3.6
2.3.7
2.3.8
2.3.9
2.3.10
2.3.11
2.3.12
2.3.13
2.3.14
2.3.15
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Pin Diagram with Functional Groupings . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Pin Definitions and Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Common System Clock Supply (6 pins) . . . . . . . . . . . . . . . . . . . . . . . . 29
UTOPIA Receive Interface Upstream (Master/Slave) (32 pins) . . . . . . 30
UTOPIA Transmit Interface Downstream (Master/Slave) (32 pins) . . . . 32
UTOPIA Receive Interface Downstream (Master/Slave) (32 pins) . . . . 33
UTOPIA Transmit Interface Upstream (Master/Slave) (32 pins) . . . . . . 35
Microprocessor Interface (32 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Cell Storage RAM Upstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . . . 38
Cell Storage RAM Downstream (50 pins) . . . . . . . . . . . . . . . . . . . . . . . 40
Common Up- and Downstream Cell Pointer RAM (42 pins) . . . . . . . . . 42
JTAG Boundary Scan (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
SPI Interface (5 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
QCI Interface (3 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Production Test (2 pin) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Supply (74 VSS, 32 VDD33 and 14 VDD18 pins) . . . . . . . . . . . . . . . . . 44
Unconnected (13 pins) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3
3.1
3.1.1
3.2
3.2.1
3.2.2
3.2.3
3.2.4
3.2.5
3.2.6
3.2.7
3.2.7.1
3.2.7.2
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Throughput and Speedup . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Functional Block Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Cell Handler (Upstream/Downstream) . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Buffer Manager and Queue Scheduler (Overview) . . . . . . . . . . . . . . . . 49
Enhanced Rate Control Unit Overview . . . . . . . . . . . . . . . . . . . . . . . . . 49
AAL5 Assistant . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Internal Address Reduction Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Queue Congestion Indication Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Clocking System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Clocking System Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
DPLL Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Data Sheet
5
2001-12-17