PIC16F707 Datasheet, PDF (7/284 Pages) Microchip Technology – 40/44-Pin, Flash Microcontrollers with nanoWatt XLP and mTouch™ Technology

PIC16F707/PIC16LF707
TABLE 1: 40/44-PIN ALLOCATION TABLE FOR PIC16F707/PIC16LF707
RA0
2
19
19
Y AN0
—
—
—
—
SS⁽³⁾
—
—
VCAP⁽⁴⁾
RA1
3
20
20
Y AN1
—
CPSA0
—
—
—
—
—
—
—
RA2
4
21
21
Y AN2 DACOUT CPSA1
—
—
—
—
—
—
—
RA3
5
22
22
Y AN3/ VREF
CPSA2
—
—
—
—
—
—
—
VREF
RA4
6
23
23
Y—
—
CPSA3 T0CKI/
—
—
TACKI
RA5
7
24
24
Y AN4
—
CPSA4
—
—
—
—
SS⁽³⁾
—
—
—
—
—
VCAP⁽⁴⁾
RA6 14 31
33
Y—
—
CPSB1
—
—
—
—
—
— OSC2/
CLKOUT/
VCAP⁽⁴⁾
RA7 13 30
32
Y—
—
CPSB0
—
—
—
—
—
— OSC1/
CLKIN
RB0 33
8
9
Y AN12 —
CPSB8
—
—
—
—
IOC/INT Y
—
RB1 34
9
10
Y AN10 —
CPSB9
—
—
—
—
IOC Y
—
RB2 35 10
11
RB3 36 11
12
Y AN8
—
CPSB10
Y AN9
—
CPSB11
—
—
—
—
CCP2⁽²⁾ —
—
IOC Y
—
—
IOC Y
—
RB4 37 14
14
Y AN11
—
CPSB12
—
—
—
—
IOC Y
—
RB5 38 15
15
Y AN13 —
CPSB13 T1G/
—
—
T3CKI
—
IOC Y
—
RB6 39 16
16
Y—
—
CPSB14
—
—
—
—
IOC Y ICSPCLK/
ICDCLK
RB7 40 17
17
Y—
—
CPSB15
—
—
—
—
IOC Y ICSPDAT/
ICDDAT
RC0 15 32
34
Y—
—
CPSB2 T1OSO/
—
—
—
—
—
—
T1CKI
RC1 16 35
35
Y—
—
CPSB3
T1OSI CCP2⁽²⁾ —
—
—
—
—
RC2 17 36
36
Y—
—
CPSB4
TBCKI
CCP1
—
—
—
—
—
RC3 18 37
37
——
—
—
—
—
—
SCK/SCL
—
—
—
RC4 23 42
42
——
—
—
—
—
—
SDI/SDA
—
—
—
RC5 24 43
43
Y—
—
CPSA9
—
—
—
SDO
—
—
—
RC6 25 44
44
Y—
—
CPSA10
—
— TX/CK
—
—
—
—
RC7 26
1
1
Y—
—
CPSA11
—
— RX/DT
—
—
—
—
RD0 19 38
38
Y—
—
CPSB5
T3G
—
—
—
—
—
—
RD1 20 39
39
Y—
—
CPSB6
—
—
—
—
—
—
—
RD2 21 40
40
Y—
—
CPSB7
—
—
—
—
—
—
—
RD3 22 41
41
Y—
—
CPSA8
—
—
—
—
—
—
—
RD4 27
2
2
Y—
—
CPSA12
—
—
—
—
—
—
—
RD5 28
3
3
Y—
—
CPSA13
—
—
—
—
—
—
—
RD6 29
4
4
Y—
—
CPSA14
—
—
—
—
—
—
—
RD7 30
5
5
Y—
—
CPSA15
—
—
—
—
—
—
—
RE0
8
25
25
Y AN5
—
CPSA5
—
—
—
—
—
—
—
RE1
9
26
26
Y AN6
—
CPSA6
—
—
—
—
—
—
—
RE2 10 27
27
Y AN7
—
CPSA7
—
—
—
—
—
—
—
RE3
1
18
18
——
—
—
—
—
—
—
—
Y⁽¹⁾ MCLR/
VPP
VDD 11, 32 7, 28 7,8,28
—
—
—
—
—
—
—
—
—
VDD
Vss 12, 31 6, 29 6, 30, 31
—
—
—
—
—
—
—
—
—
VSS
Note 1: Pull-up activated only with external MCLR configuration.
2: RC1 is the default pin location for CCP2. RB3 may be selected by changing the CCP2SEL bit in the APFCON register.
3: RA5 is the default pin location for SS. RA0 may be selected by changing the SSSEL bit in the APFCON register.
4: PIC16F707 only. VCAP functionality is selectable by the VCAPEN bits in Configuration Word 2.
 2010 Microchip Technology Inc.
Preliminary
DS41418A-page 7