XC3SD3400A-4FGG676C Datasheet, PDF (80/101 Pages) Xilinx, Inc – Spartan-3A DSP FPGA Family Data Sheet

Table 66: Spartan-3A DSP FG676 Pinout for
XC3SD1800A FPGA (Cont’d)
Bank
XC3SD1800A Pin Name
FG676
Ball
2
IO_L41N_2
AC20
2
IO_L45N_2
AC21
2
IO_2
AC22
2
IP_2/VREF_2
AB6
2
IO_L14N_2
AB7
2
IO_L15P_2
AB9
2
IO_L21P_2
AB12
2
IP_2
AB13
2
IO_L30N_2/MOSI/CSI_B
AB15
2
IO_L38N_2
AB16
2
IO_L47P_2
AB18
2
IO_L02N_2/CSO_B
AA7
2
IP_2/VREF_2
AA9
2
IO_L12N_2
AA10
2
IO_L17N_2/VS2
AA12
2
IO_L25P_2/GCLK12
AA13
2
IO_L27N_2/GCLK1
AA14
2
IO_L34P_2/INIT_B
AA15
2
IO_L43P_2
AA17
2
IO_L47N_2
AA18
2
IP_2/VREF_2
AA20
2
IP_2
AD5
2
IP_2
AD23
2
IP_2
AC5
2
IP_2
AC7
2
IP_2
AC18
2
IP_2/VREF_2
AB10
2
IP_2
AB20
2
IP_2
AA19
2
IP_2
AF2
2
IP_2
AB17
2
IP_2
Y8
2
IP_2
Y11
2
IP_2
Y18
2
IP_2/VREF_2
Y19
2
IP_2
W18
2
IP_2
AA8
2
VCCO_2
W11
2
VCCO_2
W16
Type
I/O
I/O
I/O
VREF
I/O
I/O
I/O
INPUT
DUAL
I/O
I/O
DUAL
VREF
I/O
DUAL
GCLK
GCLK
DUAL
I/O
I/O
VREF
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
INPUT
VREF
INPUT
INPUT
VCCO
VCCO
Spartan-3A DSP FPGA Family: Pinout Descriptions
Table 66: Spartan-3A DSP FG676 Pinout for
XC3SD1800A FPGA (Cont’d)
Bank
XC3SD1800A Pin Name
FG676
Ball
2
VCCO_2
AE5
2
VCCO_2
AE11
2
VCCO_2
AE16
2
VCCO_2
AE22
2
VCCO_2
AB8
2
VCCO_2
AB14
2
VCCO_2
AB19
3
IO_L53P_3
Y1
3
IO_L53N_3
Y2
3
IP_L54P_3
Y3
3
IO_L57P_3
Y5
3
IO_L57N_3
Y6
3
IP_L50P_3
W1
3
IP_L50N_3/VREF_3
W2
3
IO_L52P_3
W3
3
IO_L52N_3
W4
3
IO_L63N_3
W6
3
IO_L63P_3
W7
3
IO_L47P_3
V1
3
IO_L47N_3
V2
3
IP_L46N_3
V4
3
IO_L49N_3
V5
3
IO_L59N_3
V6
3
IO_L59P_3
V7
3
IO_L61N_3
V8
3
IO_L44P_3
U1
3
IO_L44N_3
U2
3
IP_L46P_3
U3
3
IO_L42N_3
U4
3
IO_L49P_3
U5
3
IO_L51N_3
U6
3
IO_L56P_3
U7
3
IO_L56N_3
U8
3
IO_L61P_3
U9
3
IO_L38P_3
T3
3
IO_L38N_3
T4
3
IO_L42P_3
T5
3
IO_L51P_3
T7
3
IO_L48N_3
T9
Type
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
VCCO
I/O
I/O
INPUT
I/O
I/O
INPUT
VREF
I/O
I/O
I/O
I/O
I/O
I/O
INPUT
I/O
I/O
I/O
I/O
I/O
I/O
INPUT
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
DS610 (v3.0) October 4, 2010
www.xilinx.com
Product Specification
80