C517A_99 Datasheet, PDF (215/218 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C517A
Features . . . . . . . . . . . . . . . . . . . . . . . . . 1-2
Functional units . . . . . . . . . . . . . . . . . . . 1-1
Fundamental structure . . . . . . . . . . . . . . 2-1
G
GATE . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-17
GF0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-3
GF1 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-3
H
Hardware reset . . . . . . . . . . . . . . . . . . . 5-1
I
I/O ports . . . . . . . . . . . . . . . . . . . 6-1 to 6-13
I2FR . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
I3FR . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-10
IADC. . . . . . . . . . . . . . . . . . 3-16, 6-98, 7-11
ICMP0 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP1 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP2 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP3 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP4 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP5 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP6 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICMP7 . . . . . . . . . . . . . . . . 3-17, 6-61, 7-12
ICR . . . . . . . . . . . . . . . . . . . 3-17, 6-33, 7-13
ICS . . . . . . . . . . . . . . . . . . . 3-17, 6-33, 7-13
IDLE . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-3
Idle mode . . . . . . . . . . . . . . . . . . . 9-4 to 9-5
IDLS . . . . . . . . . . . . . . . . . . . . . . . 3-15, 9-3
IE0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IE1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IEN0 . . . . . . 3-12, 3-14, 3-16, 6-26, 7-5, 8-3
IEN1 . 3-12, 3-14, 3-16, 6-26, 6-98, 7-6, 8-3
IEN2 . . . . . . . . . . . . . . 3-12, 3-15, 6-60, 7-7
IEX2 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-11
IEX3 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-11
IEX4 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-11
IEX5 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-11
IEX6 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-11
INT0 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-18
INT1 . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-18
INT2 . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-18
INT3 . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-18
INT4 . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-18
INT5 . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-18
INT6 . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-18
Interrupt system . . . . . . . . . . . . . 7-1 to 7-19
Interrupts
Block diagram . . . . . . . . . . . . . 7-2 to 7-4
Enable registers . . . . . . . . . . . . 7-5 to 7-7
External interrupts . . . . . . . . . . . . . . 7-18
Handling procedure . . . . . . . . . . . . . 7-16
Priority registers . . . . . . . . . . . . . . . . .7-14
Priority within level structure . . . . . . 7-15
Request flags . . . . . . . . . . . . 7-8 to 7-13
Response time . . . . . . . . . . . . . . . . .7-19
Sources and vector addresses. . . . . 7-17
IP0 . . . . . . . 3-12, 3-14, 3-16, 7-14, 8-3, 8-8
IP1 . . . . . . . . . . . . . . . . . . . 3-12, 3-16, 7-14
IRCON0 . 3-12, 3-13, 3-16, 6-26, 6-98, 7-11
IRCON1 . . . . . . . . . . 3-12, 3-17, 6-61, 7-12
IT0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
IT1 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-8
L
Logic symbol . . . . . . . . . . . . . . . . . . . . . 1-3
M
M0 . . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-17
M1 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 6-17
MD0 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MD1 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MD2 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MD3 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MD4 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MD5 . . . . . . . . . . . . . . . . . . 3-12, 3-18, 6-62
MDEF . . . . . . . . . . . . . . . . . . . . . 3-18, 6-63
MDOV . . . . . . . . . . . . . . . . . . . . 3-18, 6-63
Memory organization . . . . . . . . . . . . . . . 3-1
Data memory . . . . . . . . . . . . . . . . . . . 3-2
General purpose registers . . . . . . . . . 3-2
Memory map . . . . . . . . . . . . . . . . . . . 3-1
Program memory . . . . . . . . . . . . . . . . 3-2
Multiplication/division unit . . . . 6-62 to 6-69
Error flag . . . . . . . . . . . . . . . . . . . . . .6-68
Multiplication and division . . . . . . . . 6-65
Normalize and shift . . . . . . . 6-67 to 6-68
Operation . . . . . . . . . . . . . . . . . . . . . 6-64
Overflow flag . . . . . . . . . . . . . . . . . . 6-68
Registers . . . . . . . . . . . . . . . 6-62 to 6-63
MX0 . . . . . . . . . . . . . . . . . . . . . . 3-17, 6-96
MX1 . . . . . . . . . . . . . . . . . . . . . . 3-17, 6-96
MX2 . . . . . . . . . . . . . . . . . . . . . . 3-17, 6-96
MX3 . . . . . . . . . . . . . . . . . . . . . . 3-17, 6-96
O
Oscillator operation . . . . . . . . . . . 5-6 to 5-7
Semiconductor Group
10-3