C517A_99 Datasheet, PDF (214/218 Pages) Siemens Semiconductor Group – 8-Bit CMOS Microcontroller

Index
C517A
COCOEN0 . . . . . . . . . . . . . . . . . 3-16, 6-49
COCOEN1 . . . . . . . . . . . . . 3-16, 6-49, 6-50
COCON0 . . . . . . . . . . . . . . . . . . 3-16, 6-49
COCON1 . . . . . . . . . . . . . . . . . . 3-16, 6-49
COCON2 . . . . . . . . . . . . . . . . . . 3-16, 6-49
COMCLRH . . . . . . . . . . . . . 3-13, 3-16, 6-29
COMCLRL . . . . . . . . . . . . . 3-13, 3-15, 6-29
COMO . . . . . . . . . . . . . . . . . . . . . 3-16, 6-49
Compare/capture unit. . . . . . . . . . . . . . 6-22
Alternate function of pins . . . . . . . . . 6-24
Block diagram . . . . . . . . . . . . . . . . . 6-23
Capture functions
Timer 2 with CRC, CC1 to CC3 . . . . . .
. . . . . . . . . . . . . . . . . . . . . 6-45 to 6-46
Compare functions . . . . . . . . . . . . . . 6-36
CMx with compare timer . . 6-52 to 6-54
CMx with timer 2 . . . . . . . . . . . . . 6-55
Compare mode 0 . . . . . . . . 6-37, 6-40
Compare mode 1 . . . . . . . . . . . . . 6-39
Concurrent compare with CC4 . . . . . . .
. . . . . . . . . . . . . . . . . . . . . 6-47 to 6-50
Modulation range in compare mode 0. .
. . . . . . . . . . . . . . . . . . . . . 6-57 to 6-58
Timer 2 in compare mode 2 . . . . . 6-56
Timer 2 with CRC, CC1 to CC3 . . . . . .
. . . . . . . . . . . . . . . . . . . . . 6-42 to 6-44
Timer-/compare configurations . . 6-41
Using CM0 to CM7 . . . . . . 6-51 to 6-55
Using interrupts . . . . . . . . . 6-59 to 6-61
Table of CCU SFRs . . . . . . . . . . . . . 6-25
COMSETH . . . . . . . . . . . . . 3-13, 3-15, 6-29
COMSETL . . . . . . . . . . . . . 3-13, 3-15, 6-29
CPU
Accumulator . . . . . . . . . . . . . . . . . . . . 2-3
B register . . . . . . . . . . . . . . . . . . . . . . 2-4
Basic timing . . . . . . . . . . . . . . . . . . . . 2-5
Datapointers . . . . . . . . . . . . . . . 4-5 to 4-8
Fetch/execute diagram . . . . . . . . . . . . 2-6
Functionality . . . . . . . . . . . . . . . . . . . . 2-3
Program status word. . . . . . . . . . . . . . 2-3
Stack pointer. . . . . . . . . . . . . . . . . . . . 2-4
CPU timing . . . . . . . . . . . . . . . . . . . . . . . 2-6
CRCH . . . . . . . . . . . . . . . . . 3-13, 3-17, 6-28
CRCL . . . . . . . . . . . . . . . . . 3-13, 3-17, 6-28
CTCON. . 3-12, 3-13, 3-17, 6-26, 6-33, 7-13
CTF . . . . . . . . . . . . . . . . . . 3-17, 6-33, 7-13
CTRELH . . . . . . . . . . . . . . . 3-13, 3-17, 6-34
CTRELL . . . . . . . . . . . . . . . 3-13, 3-17, 6-34
CY . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-17
D
Datapointers . . . . . . . . . . . . . . . . 4-5 to 4-8
Access mechanism . . . . . . . . . . . . . . 4-6
Basic operation . . . . . . . . . . . . . . . . . 4-5
Example using multiple DPTRs . . . . . 4-8
Example using one DPTR . . . . . . . . . 4-7
DPH . . . . . . . . . . . . . . . . . . . 3-12, 3-15, 4-5
DPL . . . . . . . . . . . . . . . . . . . 3-12, 3-15, 4-5
DPSEL . . . . . . . . . . . . . . . . . 3-12, 3-15, 4-5
E
EADC. . . . . . . . . . . . . . . . . . 3-16, 6-98, 7-6
EAL . . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
ECMP . . . . . . . . . . . . . . . . . 3-15, 6-60, 7-7
ECR . . . . . . . . . . . . . . . . . . . 3-15, 6-60, 7-7
ECS . . . . . . . . . . . . . . . . . . . 3-15, 6-60, 7-7
ECT . . . . . . . . . . . . . . . . . . . 3-15, 6-60, 7-7
Emulation concept . . . . . . . . . . . . . . . . . 4-4
ES0 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
ES1 . . . . . . . . . . . . . . . . . . . . . . . 3-15, 7-7
ET0 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
ET1 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
ET2 . . . . . . . . . . . . . . . . . . . 3-16, 6-27, 7-5
EX0 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
EX1 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-5
EX2 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-6
EX3 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-6
EX4 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-6
EX5 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-6
EX6 . . . . . . . . . . . . . . . . . . . . . . . 3-16, 7-6
Execution of instructions . . . . . . . . 2-5, 2-6
EXEN2 . . . . . . . . . . . . . . . . . 3-16, 6-27, 7-6
EXF2 . . . . . . . . . . . . . . . . . 3-16, 6-27, 7-11
External bus interface . . . . . . . . . 4-1 to 4-3
Overlapping of data/program memory .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Program memory access . . . . . . . . .4-3
Program/data memory timing . . . . . 4-2
PSEN signal . . . . . . . . . . . . . . . . . . 4-3
Role of P0 and P2 . . . . . . . . . . . . . 4-1
F
F0. . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-17
F1. . . . . . . . . . . . . . . . . . . . . . . . . 2-4, 3-17
Fail save mechanisms . . . . . . . . 8-1 to 8-8
Fast power-on reset. . . . . . . . . . . . 5-3, 8-8
Semiconductor Group
10-2