HD66781 Datasheet, PDF (96/196 Pages) Renesas Technology Corp – 720-channel Source Driver for a-Si TFT/Low Temperature Poly-Si TFT Panels with 262,144-color display RAM

HD66781
Instruction list
Preliminary
Main Category
Upper bits of Index
-
Index
SR
Status Read
0** Display Control System
Index
䋭
䋭
000h
001h
002h
003h
004h
005h
006h
007h
Sub Category
Command
Index
Status Read
Start Oscillation
Device Code Read
IB15
*
0
*
0
Driver Output Control
0
Liquid Crystal Drive Alternating
0
Control
Entry Mode
TRI
(0)
Resizing Control (1)
0
Resizing Control (2)
Setting Disabled
RSEV[7]
(0)
Display Control (1)
0
008h
Display Control (2)
0
009h
Display Control (3)
0
00Ah
Setting Disabled
00Bh
Display Control (4)
0
00Ch External Display Interface Control (1)
0
00Dh Frame Cycle Adjustment Contro 0
00Eh External Display Interface Control (2)
0
00Fh External Display Interface Control (3)
0
010h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (1)
0
011h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (2)
0
012h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (3)
0
013h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (4)
0
014h
Setting Disabled
015h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (5)
0
016h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (6)
0
017h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (7)
0
018h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (8)
0
019h
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (9)
0
01Ah
Setting Disabled
01Bh
Gate Driver/LTPS Liquid Crystal
Panel Interface Control (10)
0
01Ch-0FFh
Setting Disabled
1** Power Control System 100h
102h-10Fh
Power Control (1)
Setting Disabled
DC[4]
(0)
(Gate Driver / Power
Supply IC Interface)
110h
Gate Driver / Power Supply IC
I/F Control (1)
0
111h ^{Gate Driver / Power Supply IC}
0
I/F Control (2)
112h-1FFh
Setting Disabled
2** RAM Access System 200h
RAM Address Set (1)
0
201h
RAM Address Set (2)
0
202h
RAM Data Write / Read
IB14
*
0
*
0
0
0
DFM
(0)
0
RSEV[6]
(0)
OSDE[2]
(0)
0
0
FRCON
(0)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
DC[3]
(0)
0
0
0
0
IB13
*
0
*
0
0
0
0
0
RSEV[5]
(0)
Upper Code
IB12
IB11
*
0
*
0
LTPS
(0)
0
BGR
(0)
*
0
*
0
0
FLD[1]
(0)
0
0
0
RSEV[4] RSEV[3]
(0)
(0)
IB10
ID10
0
*
1
0
FLD[0]
(1)
0
0
RSEV[2]
(0)
IB9
ID9
0
*
1
0
B/C
(0)
HWM
(0)
RCV[1]
(0)
RSEV[1]
(0)
IB8
ID8
L8
*
1
SS
(0)
EOR
(0)
0
RCV[0]
(0)
RSEV[0]
(0)
OSDE[1]
(0)
0
OSDE[0]
(0)
0
0
0
0
FP[3]
(1)
0
0
FP[2]
(0)
PTS[2]
(0)
0
FP[1]
(0)
PTS[1]
(0)
BASEE
(0)
FP[0]
(0)
PTS[0]
(0)
D16B
(0)
0
0
0
0
0
0
0
0
0
0
0
0
0
FWI[4]
(0)
SWI[4]
(0)
0
DPWI[4]
(0)
0
0
0
0
0
FWI[3]
(0)
SWI[3]
(0)
0
DPWI[3]
(0)
0
0
0
0
0
FWI[2]
(0)
SWI[2]
(0)
0
DPWI[2]
(0)
0
0
DIVI[1]
(0)
DIVE[1]
(1)
0
FWI[1]
(0)
SWI[1]
(0)
0
DPWI[1]
(0)
0
RM
(0)
DIVI[0]
(0)
DIVE[0]
(0)
0
FWI[0]
(0)
SWI[0]
(0)
0
DPWI[0]
(0)
0
FWE[5]
(0)
SWE[5]
(0)
0
DPWE[5]
(0)
0
FWE[4]
(0)
SWE[4]
(0)
0
DPWE[4]
(0)
0
FWE[3]
(0)
SWE[3]
(0)
0
DPWE[3]
(0)
0
FWE[2]
(0)
SWE[2]
(0)
0
DPWE[2]
(0)
EQWI[1]
(0)
FWE[1]
(0)
SWE[1]
(0)
0
DPWE[1]
(0)
EQWI[0]
(0)
FWE[0]
(0)
SWE[0]
(0)
0
DPWE[0]
(0)
0
0
0
EQWE[2] EQWE[1] EQWE[0]
(0)
(0)
(0)
0
0
0
SAP[2]
(0)
SAP[1]
(0)
SAP[0]
(0)
0
0
0
0
0
TE
(0)
0
TB[12] TB[11] TB[10]
TB[9]
TB[8]
(0)
(0)
(0)
(0)
(0)
IB7
ID7
L7
*
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
TB[7]
(0)
Lower Code
IB6
IB5
IB4
IB3
IB2
ID6
ID5
ID4
ID3
ID2
L6
L5
L4
L3
L2
*
*
*
*
*
0
0
0
0
0
0
0
0
0
0
0
NW[5]
NW[4]
NW[3]
NW[2]
(0)
(0)
(0)
(0)
0
ID[1]
ID[0]
AM
0
(1)
(1)
(0)
0
RCH[1] RCH[0]
0
0
(0)
(0)
0
0
0
0
0
0
0
DTE
(0)
0
0
0
0
0
BP[3]
(1)
BP[2]
(0)
0
PTG[1] PTG[0] ISC[3]
ISC[2]
(0)
(0)
(0)
(0)
0
0
0
RTNE[6]
(0)
0
0
0
DM[1]
(0)
0
RTNE[5]
(0)
0
0
0
DM[0]
(0)
RTNI[4]
(1)
RTNE[4]
(1)
VSPL
(0)
0
0
0
RTNI[3]
(0)
RTNE[3]
(1)
HSPL
(0)
0
0
0
RTNI[2]
(0)
RTNE[2]
(1)
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
AP[2]
(0)
0
TB[6]
(0)
0
0
0
0
0
0
AP[1]
(0)
0
TB[5]
(0)
0
0
0
0
0
0
AP[0]
(0)
0
TB[4]
(0)
0
0
0
0
0
0
0
0
TB[3]
(0)
0
FTE[2]
(0)
STE[2]
(0)
SDTE[2]
(0)
DPTE[2]
(0)
0
DSTB
(0)
IDX[2]
(0)
TB[2]
(0)
0
0
0
0
0
0
AD[7]
(0)
AD[6]
(0)
AD[5]
(0)
AD[4]
(0)
AD[3]
(0)
AD[2]
(0)
0
0
0
0
0
AD[16]
(0)
AD[15]
(0)
AD[14]
(0)
AD[13]
(0)
AD[12]
(0)
AD[11]
(0)
AD[10]
(0)
RAM Write Data 䋨WD17-0䋩or RAM䇭Read Data (RD17-0) 䇭Bit assignment will change according to the selected interface.
203h
RAM Write Data Mask (1)
0
204h
RAM Write Data Mask (2)
0
205h-20Fh
Setting Disabled
Window Address
210h
Horizontal RAM Address
0
Poseition (1)
Control System
211h
Horizontal RAM Address
Poseition (2)
0
212h
Vertical RAM Address
0
Poseition (1)
213h
Vertical RAM Address
Poseition (2)
0
214h-2FFh
Setting Disabled
3**
γ Control
300h
Control (1)
0
301h
Control (2)
0
302h
Control (3)
0
303h
Control (4)
0
304h
Control (5)
0
305h
Control (6)
0
306h
Control (7)
0
307h
Control (8)
0
308h
Control (9)
0
309h
Control (10)
0
30Ah-3FFh
Setting Disabled
4**
Coordinate Control
System
400䌨
Line Number Control
0
0
WM[11]
(0)
WM[10]
(0)
WM[9]
(0)
WM[8]
(0)
WM[7]
(0)
WM[6]
(0)
0
0
0
0
0
0
0
0
0
0
WM[5]
(0)
WM[4]
(0)
WM[3]
(0)
WM[2]
(0)
0
WM[17]
(0)
WM[16]
(0)
WM[15]
(0)
WM[14]
(0)
0
0
0
0
0
0
0
HSA[7] HSA[6] HSA[5] HSA[4] HSA[3] HSA[2]
(0)
(0)
(0)
(0)
(0)
(0)
0
0
0
0
0
0
0
HEA[7]
(1)
HEA[6]
(1)
HEA[5]
(1)
HEA[4]
(0)
HEA[3]
(1)
HEA[2]
(1)
0
0
0
0
0
0
VSA[8] VSA[7] VSA[6] VSA[5] VSA[4] VSA[3] VSA[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
0
0
0
0
0
VEA[8]
(1)
VEA[7]
(0)
VEA[6]
(0)
VEA[5]
(1)
VEA[4]
(1)
VEA[3]
(1)
VEA[2]
(1)
0
0
0
0
PKP1[2] PKP1[1] PKP1[0]
0
0
0
0
0
PKP0[2]
(0)
(0)
(0)
(0)
0
0
0
0
PKP3[2] PKP3[1] PKP3[0]
0
0
0
0
0
PKP2[2]
(0)
(0)
(0)
(0)
0
0
0
0
PKP5[2] PKP5[1] PKP5[0]
0
0
0
0
0
PKP4[2]
(0)
(0)
(0)
(0)
0
0
0
0
PRP1[2] PRP1[1] PRP1[0]
0
0
0
0
0
PRP0[2]
(0)
(0)
(0)
(0)
0
0
VRP1[4] VRP1[3] VRP1[2] VRP1[1] VRP1[0]
0
0
0
0
VRP0[3] VRP0[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
0
0
0
0
PKN1[2] PKN1[1] PKN1[0]
0
0
0
0
0
PKN0[2]
(0)
(0)
(0)
(0)
0
0
0
0
PKN3[2] PKN3[1] PKN3[0]
0
0
0
0
0
PKN2[2]
(0)
(0)
(0)
(0)
0
0
0
0
PKN5[2] PKN5[1] PKN5[0]
(0)
(0)
(0)
0
0
0
0
0
PKN4[2]
(0)
0
0
0
0
PRN1[2] PRN1[1] PRN1[0]
(0)
(0)
(0)
0
0
0
0
0
PRN0[2]
(0)
0
0
VRN1[4] VRN1[3] VRN1[2] VRN1[1] VRN1[0]
(0)
(0)
(0)
(0)
(0)
0
0
0
0
VRN0[3] VRN0[2]
(0)
(0)
0
0
0
0
0
0
0
0
0
NL[5]
NL[4]
NL[3]
NL[2]
(1)
(0)
(0)
(1)
401h
Screen Control
0
0
0
0
0
0
0
0
0
0
0
0
0
0
402h
Base Picture RAM Area
(Start Line)
0
0
0
0
0
0
0
BSA[8]
(0)
BSA[7]
(0)
BSA[6]
(0)
BSA[5]
(0)
BSA[4]
(0)
BSA[3]
(0)
BSA[2]
(0)
403h
Base Picture RAM Area
(End Line)
0
0
0
0
0
0
0
BEA[8]
(1)
BEA[7]
(0)
BEA[6]
(0)
BEA[5]
(1)
BEA[4]
(1)
BEA[3]
(1)
BEA[2]
(1)
404h
Vertical Scroll Control
0
0
0
0
0
0
0
VL[8]
VL[7]
VL[6]
VL[5]
VL[4]
VL[3]
VL[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
405h ^{Base Picture 1RAM Magnified}
0
0
0
0
0
0
0
ESA[8] ESA[7] ESA[6] ESA[5] ESA[4] ESA[3] ESA[2]
Area (Start Line)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
406h ^{Base Picture 2RAM Magnified}
0
0
0
0
0
0
0
EEA[8] EEA[7] EEA[6] EEA[5] EEA[4] EEA[3] EEA[2]
Area (End Line)
(0)
(0)
(0)
(0)
(0)
(0)
(0)
407h-4FFh
Setting Disabled
5**
OSD Control
500h OSD Picture 1 Display Position
0
0
0
0
0
0
0
ODP0[8] ODP0[7] ODP0[6] ODP0[5] ODP0[4] ODP0[3] ODP0[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
501h
OSD Picture䋱 RAM Area
䋨Start Line䋩
0
0
0
0
0
0
0
OSA0[8] OSA0[7] OSA0[6] OSA0[5] OSA0[4] OSA0[3] OSA0[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
502h
OSD Picture 1 RAM Area
䋨End Line䋩
0
0
0
0
0
0
0
OEA0[8] OEA0[7] OEA0[6] OEA0[5] OEA0[4] OEA0[3] OEA0[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
503h OSD Picture 2 Display Position
0
0
0
0
0
0
0
ODP1[8] ODP1[7] ODP1[6] ODP1[5] ODP1[4] ODP1[3] ODP1[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
504h
OSD Picture 2 RAM Area
䋨Start Line䋩
0
0
0
0
0
0
0
OSA1[8] OSA1[7] OSA1[6] OSA1[5] OSA1[4] OSA1[3] OSA1[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
505h
OSD Picture 2 RAM Area
䋨End Line䋩
0
0
0
0
0
0
0
OEA1[8] OEA1[7] OEA1[6] OEA1[5] OEA1[4] OEA1[3] OEA1[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
506h OSD Picture 3 Display Position
0
0
0
0
0
0
0
ODP2[8] ODP2[7] ODP2[6] ODP2[5] ODP2[4] ODP2[3] ODP2[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
507h
OSD Picture 3 RAM Area
䋨Start Line䋩
0
0
0
0
0
0
0
OSA2[8] OSA2[7] OSA2[6] OSA2[5] OSA2[4] OSA2[3] OSA2[2]
(0)
(0)
(0)
(0)
(0)
(0)
(0)
508h
OSD Picture 3 RAM Area
0
0
0
0
0
0
0
OEA2[8] OEA2[7] OEA2[6] OEA2[5] OEA2[4] OEA2[3] OEA2[2]
䋨End Line䋩
(0)
(0)
(0)
(0)
(0)
(0)
(0)
509h-5FFh
Setting Disabled
6**
600h-6FFh
Setting Disabled
Note 1) Numerals in parentheses in instruction bit cells are initial value. 䇯
Note 2) Do not try to access to the index where setting is disabled.
IB1
ID21
L1
*
0
0
NW[1]
(0)
OSD
(0)
RSR[1]
(0)
0
D[1]
(0)
BP[1]
(0)
ISC[1]
(0)
COL[1]
(0)
RIM[1]
(0)
RTNI[1]
(0)
RTNE[1]
(1)
EPL
(0)
FTI[1]
(0)
STI[1]
(0)
SDTI[1]
(0)
DPTI[1]
(0)
0
FTE[1]
(0)
STE[1]
(0)
SDTE[1]
(0)
DPTE[1]
(0)
0
SLP
(0)
IDX[1]
(0)
TB[1]
(0)
AD[1]
(0)
AD[9]
(0)
WM[1]
(0)
WM[13]
(0)
HSA[1]
(0)
HEA[1]
(1)
VSA[1]
(0)
VEA[1]
(1)
PKP0[1]
(0)
PKP2[1]
(0)
PKP4[1]
(0)
PRP0[1]
(0)
VRP0[1]
(0)
PKN0[1]
(0)
PKN2[1]
(0)
PKN4[1]
(0)
PRN0[1]
(0)
VRN0[1]
(0)
NL[1]
(1)
VLE
(0)
BSA[1]
(0)
BEA[䋱]
(1)
VL[1]
(0)
ESA[䋱]
(0)
EEA[䋱]
(0)
ODP0[1]
(0)
OSA0[1]
(0)
OEA0[1]
(0)
ODP1[1]
(0)
OSA1[1]
(0)
OEA1[1]
(0)
ODP2[1]
(0)
OSA2[1]
(0)
OEA2[1]
(0)
IB0
ID0
L0
1
1
0
NW[0]
(0)
ODF
(0)
RSR[0]
(0)
RSEH
(0)
D[0]
(0)
BP[0]
(0)
ISC[0]
(0)
COL[0]
(0)
RIM[0]
(0)
RTNI[0]
(0)
RTNE[0]
(0)
DPL
(0)
FTI[0]
(0)
STI[0]
(0)
SDTI[0]
(0)
DPTI[0]
(0)
0
FTE[0]
(0)
STE[0]
(0)
SDTE[0]
(0)
DPTE[0]
(0)
0
STB
(0)
IDX[0]
(0)
TB[0]
(0)
AD[0]
(0)
AD[8]
(0)
WM[0]
(0)
WM[12]
(0)
HSA[0]
(0)
HEA[0]
(1)
VSA[0]
(0)
VEA[0]
(1)
PKP0[0]
(0)
PKP2[0]
(0)
PKP4[0]
(0)
PRP0[0]
(0)
VRP0[0]
(0)
PKN0[0]
(0)
PKN2[0]
(0)
PKN4[0]
(0)
PRN0[0]
(0)
VRN0[0]
(0)
NL[0]
(1)
REV
(0)
BSA[0]
(0)
BEA[0]
(1)
VL[0]
(0)
ESA[0]
(0)
EEA[0]
(0)
ODP0[0]
(0)
OSA0[0]
(0)
OEA0[0]
(0)
ODP1[0]
(0)
OSA1[0]
(0)
OEA1[0]
(0)
ODP2[0]
(0)
OSA2[0]
(0)
OEA2[0]
(0)
Note
Rev.0.5, July.31.2003, page 96 of 196